半导体器件的形成方法以及mos晶体管的形成方法
【专利摘要】一种半导体器件的形成方法以及MOS晶体管的形成方法。其中，半导体器件的形成方法包括：提供衬底，所述衬底上形成有伪栅，所述伪栅的顶部和侧壁上覆盖有掩膜层；对衬底表面以及伪栅顶部的掩膜层表面进行离子注入，形成离子注入层；去除伪栅侧壁上的掩膜层；去除所述离子注入层。本发明所形成半导体器件以及MOS晶体管的性能稳定。
【专利说明】半导体器件的形成方法以及MOS晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体制造【技术领域】，尤其涉及半导体器件的形成方法以及MOS晶体管的形成方法。
【背景技术】
[0002]现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提闻载流子(NM0S晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提闻驱动电流，以此极大地提高MOS晶体管的性能。
[0003]目前，采用嵌入式锗硅(Embedded SiGe)技术，即在需要形成重掺杂区的区域先形成锗硅层，然后再进行掺杂形成MOS晶体管的重掺杂区。形成所述锗硅层是为了引入硅和错娃(SiGe)之间晶格失配形成的压应力，以提闻MOS晶体管的性能。
[0004]为了提高MOS晶体管的性能，除了在MOS晶体管的重掺杂区形成锗硅层外，还会在形成MOS晶体管的重掺杂区后，形成与重掺杂区连接的导电插塞前，在MOS晶体管的重掺杂区表面形成金属硅化物层，以降低MOS晶体管的导电插塞与重掺杂区之间的接触电阻。
[0005]更多关于MOS晶体管的形成工艺请参考专利号US7569443的美国专利。
[0006]然而，现有技术形成的MOS晶体管的性能不够稳定。
【发明内容】
[0007]本发明解决的问题是提供半导体器件的形成方法以及MOS晶体管的形成方法，提高所形成半导体器件以及MOS晶体管的稳定性。
[0008]为解决上述问题，本发明提供了一种半导体器件的形成方法，包括:提供衬底，所述衬底上形成有伪栅，所述伪栅的顶部和侧壁上覆盖有掩膜层；对衬底表面以及伪栅顶部的掩膜层表面进行离子注入，形成离子注入层；去除伪栅侧壁上的掩膜层；去除所述离子
注入层。
[0009]本发明还提供了一种MOS晶体管的形成方法，包括:提供衬底，所述衬底上形成有伪栅极结构，所述伪栅极结构包括栅介质层以及位于栅介质层上的伪栅，所述伪栅极结构的顶部和侧壁上覆盖有掩膜层；以所述掩膜层为掩模，刻蚀所述伪栅极结构两侧的衬底，形成凹槽，并在所述凹槽内填满锗硅层；对所述衬底和锗硅层表面以及伪栅极结构顶部上的掩膜层表面进行离子注入，形成离子注入层；去除伪栅极结构侧壁上的掩膜层；去除所述离子注入层；对伪栅极结构两侧的衬底进行轻掺杂离子注入，形成轻掺杂区；形成覆盖所述伪栅极结构侧壁的侧墙；对所述锗硅层进行重掺杂离子注入，形成重掺杂区。
[0010]与现有技术相比，本发明技术方案具有以下优点:
[0011]在去除伪栅侧壁上的掩膜层之前，对衬底表面和伪栅顶部上的掩膜层表面进行离子注入，形成离子注入层，在去除伪栅侧壁上掩膜层过程中，由于去除工艺对离子注入层的去除速率远小于对掩膜层的去除速率，所述离子注入层能够保护伪栅顶部上的掩膜层，避免去除工艺对衬底造成损伤以及避免伪栅顶部暴露，进而避免对后续工艺造成影响，提高所形成半导体器件的稳定性。
[0012]进一步，在离子注入层形成之后，进行退火处理，以激活离子注入层中的掺杂离子，进而能更好地保护衬底和伪栅顶部上的掩膜层，提高所形成半导体器件的稳定性。
【专利附图】
【附图说明】
[0013]图广图7为本发明MOS晶体管的形成方法一个实施例中所形成各阶段MOS晶体管的剖面结构示意图。
【具体实施方式】
[0014]正如【背景技术】部分所述，现有技术形成MOS晶体管的性能不够稳定。
[0015]经过发明人研究发现，现有技术中MOS晶体管的性能不够稳定，是由于在形成MOS晶体管重掺杂区表面的金属硅化物层时，金属硅化物会在未被掩膜层覆盖的伪栅极结构顶部堆积，在去除伪栅极结构顶部上的掩膜层后，部分伪栅仍被金属硅化物覆盖，不利于伪栅的去除以及栅极的形成，导致所形成栅极的形态较差，所形成MOS晶体管的性能不稳定。
[0016]针对上述问题，发明人提出了一种半导体器件的形成方法，在衬底上形成顶部和侧壁覆盖有掩膜层的伪栅后，对衬底表面和伪栅底部上掩膜层表面进行离子注入，形成离子注入层，然后依次去除伪栅侧壁上掩膜层和离子注入层。本发明半导体器件的形成方法在去除伪栅侧壁上掩膜层之前，先通过离子注入工艺在衬底表面和伪栅顶部掩膜层表面形成离子注入层，以在伪栅侧壁上掩膜层去除过程中保护衬底和伪栅顶部上掩膜层，避免伪栅顶部过早暴露而对半导体器件的后续形成工艺造成影响，提高了所形成半导体器件的稳定性。
[0017]参考图1至图7，通过一实施例对本发明半导体器件的形成方法以及MOS晶体管的形成方法进行详细说明。
[0018]参考图1，提供衬底101，所述衬底101上形成有伪栅极结构，所述伪栅极结构的顶部和侧壁上覆盖有掩膜层107a。
[0019]本实施例中，所述伪栅极结构包括位于衬底101上的栅介质层103以及位于所述栅介质层103上的伪栅105。所述衬底101的材质为硅、锗硅或者绝缘体上硅等，所述衬底101内形成有隔离结构(图未示)，所述隔离结构可以为氧化硅浅沟槽隔离结构，所述隔离结构用于隔离形成于衬底101表面的器件。所述栅介质层103的材质为氧化硅或氧化铪等高k介质材料，所述伪栅105的材质为非晶娃或者掺杂多晶娃。所述掩膜层107a的材质为氮化硅。
[0020]继续参考图1，以所述掩膜层107a为掩模，刻蚀所述伪栅极结构两侧的衬底101，形成凹槽，并在所述凹槽内填满锗硅层109a。
[0021]较佳的，所述凹槽呈sigma状(B卩，Σ状)，以在凹槽内填充满锗硅层109a后，提高所形成MOS晶体管沟道区上载流子的迁移率，进而提高所形成MOS晶体管的响应速率。所述sigma状凹槽可通过湿法刻蚀与干法刻蚀相结合的方法形成,所述锗娃层109a可通过外延生长工艺形成，形成sigma状凹槽以及在sigma状凹槽中填满锗硅层109a的方法已为本领域技术人员所熟知，在此不再赘述。[0022]需要说明的是，本实施例中所述锗硅层109a除填满sigma状凹槽外，其表面略高于所述衬底101表面，以在形成与重掺杂区连接的接触电极时，减少对重掺杂区域的消耗，减小漏电。
[0023]在其它实施例中，所述锗硅层109a的上表面还可与所述衬底101的表面齐平，其不限制本发明的保护范围。
[0024]参考图2，对图1中衬底101和锗硅层109a表面以及伪栅极结构顶部上的掩膜层107a表面进行离子注入，形成覆盖所述衬底101和锗硅层10%表面的离子注入层110以及覆盖伪栅极结构顶部上的掩膜层107b表面的离子注入层108。
[0025]本实施例中，对图1中衬底101和锗硅层109a表面以及伪栅极结构顶部上的掩膜层107a表面进行离子注入的方向与衬底101以及锗硅层109a表面上法线的夹角均为0°，即形成离子注入层108的离子注入的方向与衬底101的上表面以及锗硅层109a的上表面垂直。
[0026]对锗硅层109a以及伪栅极结构顶部上的掩膜层107a进行离子注入的离子为磷离子、硼离子、二氟化硼离子、砷离子、锗离子、氩离子、碳离子、氧离子、氮离子、氟离子、硅离子、硫离子、氯离子中的一种或者几种。
[0027]本实施例中，所述对锗硅层109a以及伪栅极结构顶部上的掩膜层107a进行离子注入的离子为氧离子，离子注入的注入剂量为1010/cm2?1023/cm2，注入能量为IKeV?5000KeV。
[0028]通过对伪栅极结构顶部上的掩膜层107a表面进行离子注入，使掩膜层107a表面的部分氮化硅与氧离子结合形成氮氧化硅，进而形成覆盖掩膜层107b的离子注入层108 ；通过对衬底101和锗硅层109a表面进行氧离子注入，氧离子与衬底101和锗硅层109a中的锗原子和/或锗原子结合，在衬底101和锗硅层10%表面形成材质为氧化锗和/或氧化硅的离子注入层110。
[0029]较佳的，在对衬底101和锗硅层109a表面以及伪栅极结构顶部上的掩膜层107a表面进行离子注入后，进行退火处理，以激活离子注入层108和110中的氧离子，提高离子注入层108中氮氧化硅的含量，以及提高离子注入层110中氧化硅和/或氧化锗的含量。
[0030]本实施例中，所述退火处理为快速热退火，所述退火处理的温度为100°c?140(rc，气体为氮气、氩气、氢气或者氦气，时间为Os?120s。
[0031]参考图3，去除图2中伪栅极结构侧壁上的掩膜层107b。
[0032]本实施例中，去除伪栅极结构侧壁上的掩膜层107b的方法为湿法刻蚀，所述湿法刻蚀的溶液为磷酸溶液，所述磷酸溶液的温度为110°c ?180°C，湿法刻蚀的时间为30s?600so
[0033]通过磷酸溶液去除伪栅极结构侧壁上掩膜层107b时，由于磷酸溶液对氮化硅的刻蚀速率远大于对氮氧化硅、氧化硅以及氧化锗的刻蚀速率，所述离子注入层108能够有效保护位于离子注入层108和伪栅105之间的掩膜层107c不被刻蚀，所述离子注入层110能够有效保护锗硅层10%和衬底101不被刻蚀。
[0034]参考图4，去除图3中所述离子注入层108和110，并对伪栅极结构两侧的衬底101进行轻掺杂离子注入，形成轻掺杂区(图未示)。
[0035]本实施例中，去除所述离子注入层108和110的方法为湿法刻蚀，所述湿法刻蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中氢氟酸与水的体积比为1: l(Tl: 1000,湿法刻蚀的时间为IOs?1800s。
[0036]本实施例中，所形成的MOS晶体管为PMOS晶体管或者NMOS晶体管。在形成PMOS晶体管时，所述轻掺杂离子注入的离子为硼离子或者二氟化硼离子；在形成NMOS晶体管时，所述轻掺杂离子注入的离子为磷离子、砷离子或者锑离子。形成轻掺杂区的工艺作为本领域技术人员的公知技术，在此不做赘述。
[0037]参考图5，形成覆盖所述伪栅极结构侧壁的侧墙111，然后对所述锗硅层10%进行重掺杂离子注入，形成重掺杂区(图未示)。
[0038]本实施例中，所述侧墙111为单层结构，其材质可为氮化硅；在其他实施例中，所述侧墙111还可为叠层结构，如ONO (oxide-nitride-oxide)结构。具体的,可先在锗娃层109b、衬底101和掩膜层107c表面形成氮化硅材料或者ONO叠层，再对氮化硅材料或者ONO叠层进行刻蚀，形成覆盖伪栅极结构侧壁的侧墙111。
[0039]本实施例中，在对所述锗硅层109b进行重掺杂离子注入的离子由所形成MOS晶体管的类型决定，其与MOS晶体管轻掺杂区离子注入的离子类型相同，在此不做赘述。
[0040]继续参考图5，以所述伪栅极结构顶部上的掩膜层107c为掩模，在所述衬底101和锗娃层109b表面形成金属娃化物层113。
[0041]本实施例中，所述金属硅化物层113的材质为NiSi或者NiSi2中的一种或者组合，用于减小重掺杂区和与之对应的导电插塞之间的接触电阻。
[0042]形成所述金属硅化物层113方法可为:先在所述衬底101和锗硅层109b表面形成镍(Ni)金属层，再进行退火处理，使镍金属层中镍原子与衬底101和锗硅层10%表面的硅原子结合，形成金属硅化物层113。形成所述镍金属层的方法为物理气相沉积工艺。
[0043]参考图6，去除图5中所述掩膜层107c。
[0044]本实施例中，通过湿法刻蚀去除所述掩膜层107c，所述湿法刻蚀的溶液为磷酸溶液，所述磷酸溶液的温度为110°C?180°C，湿法刻蚀的时间为10S?1000S。
[0045]继续参考图6，去除图5中所述伪栅105，至暴露出栅介质层103。
[0046]本实施例中，去除所述伪栅105的方法为干法刻蚀，其具体工艺作为本领域技术人员的公知技术，在此不做赘述。
[0047]参考图7，在所述栅介质层103上形成栅极115，所述栅极115的上表面与侧墙111的上表面齐平。
[0048]本实施例中，所述栅极115的材质为金属(如:鹤、钛、钽、钌、错、钴、铜、招、铅、钼、锡、银或金)、导电复合材料(如氮化钽、氮化钛、硅化钨、氮化钨、氧化钌，硅化镍等)、碳纳米管或者导电碳。
[0049]在另一个实施例中，在图5中MOS晶体管形成后，去除图5中所述掩膜层107c和伪栅105以及形成图7中的栅极115，还可以通过如下步骤进行:
[0050]形成覆盖图5中掩膜层107c、侧壁111、衬底101和金属硅化物层113表面的介质层；
[0051]平坦化所述介质层和掩膜层107c,至暴露出伪栅105 ；
[0052]去除所述伪栅105，并在所述栅介质层103上形成栅极115，所述栅极115的上表面与介质层的上表面齐平；[0053]去除所述介质层。
[0054]本实施例中,所述介质层的材质为低k材料或者超低k材料。
[0055]在其他实施例中，还可以不去除上述介质层，以在该介质层中形成与所述金属硅化物层113连接的导电插塞，使所形成MOS晶体管的重掺杂区与外部电源实现电连接。
[0056]上述实施例中，在以覆盖伪栅极结构的掩膜层为掩模对衬底进行刻蚀，形成凹槽，以及在凹槽内填满锗硅层之后，先对锗硅层和伪栅极结构顶部上的掩膜层进行离子注入，形成离子注入层，再依次去除伪栅极结构侧壁上的掩膜层和离子注入层；在去除伪栅极结构侧壁上掩膜层过程中，由于刻蚀工艺对离子注入层的刻蚀速率远小于对掩膜层的刻蚀速率，离子注入层能够保护锗硅层以及位于伪栅极结构顶部上的掩膜层不被去除，避免刻蚀工艺对锗硅层造成损伤以及保证伪栅极结构顶部被掩膜层完全覆盖，避免形成重掺杂区上金属硅化物层过程中金属硅化物在栅极结构顶部堆积，以利于后续伪栅的去除以及栅极的形成，提高所形成MOS晶体管的稳定性。
[0057]本发明还提供了一种半导体器件的形成方法，包括:提供衬底，所述衬底上形成有伪栅，所述伪栅的顶部和侧壁上覆盖有掩膜层；对衬底表面以及伪栅顶部的掩膜层表面进行离子注入，形成离子注入层；去除伪栅侧壁上的掩膜层；去除所述离子注入层。其具体的形成工艺可参考MOS晶体管的形成方法的实施例中相应步骤。本发明半导体器件的形成方法在去除位于伪栅侧壁上的掩膜层之前，先对衬底表面以及伪栅顶部的掩膜层表面进行离子注入，形成离子注入层，所形成的离子注入层能够在去除伪栅侧壁上的掩膜层过程中，保护位于伪栅顶部上的掩膜层，进而保证伪栅顶部被掩膜层覆盖，有效避免后续工艺对伪栅顶部的形貌或者结构造成影响，提高了所形成半导体器件的性能。
[0058]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种半导体器件的形成方法，其特征在于，包括: 提供衬底，所述衬底上形成有伪栅，所述伪栅的顶部和侧壁上覆盖有掩膜层； 对衬底表面以及伪栅顶部的掩膜层表面进行离子注入，形成离子注入层； 去除伪栅侧壁上的掩膜层； 去除所述离子注入层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜层的材质为氮化硅。
3.如权利要求1或2所述的半导体器件的形成方法，其特征在于，所述离子注入的离子为磷离子、硼离子、二氟化硼离子、砷离子、锗离子、氩离子、碳离子、氧离子、氮离子、氟离子、硅离子、硫离子、氯离子中的一种或者几种，所述离子注入的方向与所述衬底的上表面垂直。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述离子注入的离子为氧离子时，注入能量为IKeV~5000KeV，注入剂量为KT/cnTK^/cm2。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，去除所述离子注入层的方法为湿法刻蚀，所述湿法刻蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中氢氟酸与水的体积比为l:l(Tl:1000，湿法刻蚀的时间为IOs~1800s。
6.如权利要求1或2所述的半导体器件的形成方法，其特征在于，去除伪栅侧壁上的掩膜层的方法为湿法刻蚀，所述湿法刻蚀的溶液为磷酸溶液，所述磷酸溶液的温度为IlO0C~180°C，湿法刻蚀的时间为30s~600s。`
7.如权利要求1或2所述的半导体器件的形成方法，其特征在于，在去除所述离子注入层后，还包括:以所述伪栅顶部上的掩膜层为掩模，在所述衬底表面形成金属硅化物层。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述金属硅化物层的材质为NiSi2和NiSi中的一种或组合。
9.如权利要求1或2所述的半导体器件的形成方法，其特征在于，在形成离子注入层后，还包括:进行退火处理。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述退火处理为快速热退火，所述退火处理的温度为100°c~1400°C，退火气体为氮气、氩气、氢气或者氦气，退火时间为Os~120s。
11.一种MOS晶体管的形成方法，其特征在于，包括: 提供衬底，所述衬底上形成有伪栅极结构，所述伪栅极结构包括栅介质层以及位于栅介质层上的伪栅，所述伪栅极结构的顶部和侧壁上覆盖有掩膜层； 以所述掩膜层为掩模，刻蚀所述伪栅极结构两侧的衬底，形成凹槽，并在所述凹槽内填满锗娃层； 对所述衬底和锗硅层表面以及伪栅极结构顶部上的掩膜层表面进行离子注入，形成离子注入层； 去除伪栅极结构侧壁上的掩膜层； 去除所述离子注入层； 对伪栅极结构两侧的衬底进行轻掺杂离子注入，形成轻掺杂区； 形成覆盖所述伪栅极结构侧壁的侧墙；对所述锗硅层进行重掺杂离子注入，形成重掺杂区。
12.如权利要求11所述的MOS晶体管的形成方法，其特征在于，所述掩膜层的材质为氮化硅。
13.如权利要求11或12所述的MOS晶体管的形成方法，其特征在于，对所述衬底和锗硅层表面以及伪栅极结构顶部上的掩膜层表面进行离子注入时，所述离子注入的离子为磷离子、硼离子、二氟化硼离子、砷离子、锗离子、氩离子、碳离子、氧离子、氮离子、氟离子、硅离子、硫离子、氯离子中的一种或者几种，所述离子注入的方向与所述衬底的上表面以及锗娃层的上表面垂直。
14.如权利要求13所述的MOS晶体管的形成方法，其特征在于，所述离子注入的离子为氧离子时，注入能量为IKeV~5000KeV，注入剂量为KT/cnTK^/cm2。
15.如权利要求14所述的MOS晶体管的形成方法，其特征在于，去除所述离子注入层的方法为湿法刻蚀，所述湿法刻蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中氢氟酸与水的体积比为l:l(Tl:1000，湿法刻蚀的时间为IOs~1800s。
16.如权利要求11或12所述的MOS晶体管的形成方法，其特征在于，去除伪栅极结构侧壁上的掩膜层的方法为湿法刻蚀，所述湿法刻蚀的溶液为磷酸溶液，所述磷酸溶液的温度为110°C~180°C，湿法刻蚀的时间为30s~600s。
17.如权利要求11或12所述的MOS晶体管的形成方法，其特征在于，在形成重掺杂区后，还包括:以所述伪栅极结构顶部上的掩膜层为掩模，在所述衬底和锗硅层表面形成金属娃化物层。
18.如权利要求17所述的MOS晶体管的形成方法，其特征在于，所述金属硅化物层的材质为NiSi2和NiSi中的一种或组合。
19.如权利要求11或12所述的MOS晶体管的形成方法，其特征在于，在形成离子注入层后，还包括:进行退火处理。
20.如权利要求19所述的MOS晶体管的形成方法，其特征在于，所述退火处理为快速热退火，所述退火处理的温度为100°c~1400°C，退火气体为氮气、氩气、氢气或者氦气，退火时间为Os~120s。
【文档编号】H01L21/265GK103681264SQ201210365225
【公开日】2014年3月26日 申请日期:2012年9月26日 优先权日:2012年9月26日
【发明者】刘佳磊 申请人:中芯国际集成电路制造(上海)有限公司