半导体封装件及其制法
【专利摘要】一种半导体封装件及其制法，该半导体封装件的制法包括切割基材，以形成多个中介板，再置放各该中介板于一承载件上，且令任二该中介板之间具有间距，结合至少一半导体组件于各该中介板上后，形成封装胶体以包覆该些中介板与半导体组件，再移除该承载件。借由先切割该基材，以选择良好的中介板重新排设，可避免于封装后半导体组件与不良的中介板一并报废。
【专利说明】半导体封装件及其制法
【技术领域】
[0001]本发明涉及一种半导体封装件，尤指一种具硅穿孔的半导体封装件及其制法。
【背景技术】
[0002]在现行的覆晶技术因具有缩小芯片封装面积及缩短信号传输路径等优点，目前已经广泛应用于芯片封装领域，例如，芯片尺寸构装(Chip Scale Package, CSP)、芯片直接贴附封装(Direct Chip Attached, DCA)以及多芯片模块封装(Mult1-Chip Module, MCM)等型态的封装模块，均可利用覆晶技术而达到封装的目的。
[0003]于覆晶封装工艺中，因芯片与封装基板的热膨胀系数的差异甚大，所以芯片外围的凸块无法与封装基板上对应的接点形成良好的接合，使得凸块易自封装基板上剥离。另一方面，随着集成电路的积集度的增加，因芯片与封装基板之间的热膨胀系数不匹配(mismatch),其所产生的热应力(thermal stress)与翅曲(warpage)的现象也日渐严重，其结果将导致芯片与封装基板之间的可靠度(reliability)下降，并造成信赖性测试失败。
[0004]为了解决上述问题，遂发展出以半导体基材作为中介结构的工艺，通过于一封装基板与一半导体芯片之间增设一娃中介板(Silicon interposer)。因该娃中介板与该半导体芯片的材质接近，所以可有效避免热膨胀系数不匹配所产生的问题。
[0005]图1A至图1C为现有半导体封装件I的制法。
[0006]如图1A所示，于一整片娃中介板10中形成多个导电娃穿孔(Through-siliconvia, TSV) 100，再于该硅中介板10的上侧形成线路重布结构(图略)，以将半导体芯片11接置于该硅中介板10的上侧，且借由导电凸块110电性连接该导电硅穿孔100。
[0007]如图1B所示，形成封装胶体12于该硅中介板10上以包覆该半导体芯片11，以形成多个封装体la。
[0008]如图1C所示,于该娃中介板10的下侧依需求形成线路重布结构(Redistributionlayer，RDL)13，再进行切单工艺，以将单一封装体Ia借由多个导电凸块14接置且电性连接于该封装基板15。
[0009]但是，现有半导体封装件I的制法中，该硅中介板10形成该导电硅穿孔100的制作成本极高，且该硅中介板10的每一硅中介板单元10’因工艺良率之故，往往存在有良好者与不良者。所以当半导体晶圆切割成半导体芯片11 (该半导体芯片11的制造成本也高)后，再经电性量测后，可选择好的半导体芯片11接置于该硅中介板10上所对应的硅中介板单元10’上。因此，好的半导体芯片11可能会接置于不良的硅中介板单元10’上，导致于后续测试封装体Ia后，需将好的半导体芯片11与供其接置的不良硅中介板单元10’ 一并报废，而令制造该娃中介板10模块的成本无法降低。
[0010]此外，若于形成该封装胶体12之前即已发现不良的硅中介板单元10’，而不放置好的半导体芯片11于不良的硅中介板单元10’上，则该硅中介板10上将出现空位，致将无法控制该封装胶体12的胶量，且因空位的位置并非可预期，将无法借由程控该封装胶体12的流动路径，也就是该封装胶体12的流动路径不一致，遂令无法均匀覆盖该半导体芯片11。
[0011]再者，将半导体芯片11置放于未经切割的一整片硅中介板10上，该半导体芯片11的尺寸面积会受到限制，也就是该半导体芯片11的尺寸面积需小于该硅中介板单元10’的尺寸面积，所以该半导体芯片11的电极(即结合导电凸块110处)的数量无法增加，导致该硅中介板单元10’的模块功能及效率等受到限制。
[0012]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0013]鉴于上述现有技术的种种缺陷，本发明的主要目的在于提供一种半导体封装件及其制法，可避免于封装后半导体组件与不良的中介板一并报废。
[0014]本发明的半导体封装件，其包括:中介板，其具有相对的第一表面与第二表面及连接该第一与第二表面的侧面，并具有连通该第一与第二表面的多个导电穿孔，该导电穿孔具有相对的第一端面与第二端面，且该导电穿孔的第一端面外露于该第一表面；半导体组件，其设于该中介板的第一表面上；以及封装胶体，其嵌埋该中介板与半导体组件，且形成于该中介板的侧面上。
[0015]本发明还提供一种半导体封装件的制法，其包括:提供一具有相对的第一表面与第二表面的基材，该基材中具有连通该第一表面的多个导电穿孔，该导电穿孔具有相对的第一端面与第二端面，且该导电穿孔的第一端面外露于该第一表面；切割该基材以形成多个中介板，各该中介板具有连接该第一与第二表面的侧面；将各该中介板以其第二表面置放于一承载件上，且任二该中介板之间具有间距；结合半导体组件于该中介板的第一表面上；形成封装胶体于该承载件上，以令该封装胶体形成于该中介板的侧面上并包覆该些中介板与半导体组件；以及移除该承载件，以使该中介板的第二表面外露于该封装胶体。
[0016]前述的制法中，还包括于移除该承载件后，进行切割工艺，以形成多个半导体封装件。
[0017]前述的半导体封装件及其制法中，该半导体组件与该导电穿孔的第一端面借由导电组件电性连接。
[0018]前述的半导体封装件及其制法中，移除该中介板的第二表面的部分材质，以外露该导电穿孔的第二端面。例如，该中介板的第二表面及该封装胶体表面与该导电穿孔的第
二端面齐平。
[0019]前述的半导体封装件及其制法中，还包括于形成该封装胶体后，移除该封装胶体的部分材质以外露该半导体组件未接置该中介板的一侧。例如，该半导体组件未接置中介板的一侧与该封装胶体表面齐平。
[0020]前述的半导体封装件及其制法中，还包括于移除该承载件后，形成线路重布结构于该中介板的第二表面上，且该线路重布结构电性连接该导电穿孔的第二端面。
[0021]另外，前述的半导体封装件及其制法中，还包括于切割该基材之前，形成线路重布结构于该中介板的第一表面上，且该线路重布结构电性连接该导电穿孔的第一端面。
[0022]由上可知，本发明的半导体封装件及其制法，其借由先切割该基材，以选择良好的中介板重新排设，再将好的半导体组件接置于良好的中介板，以避免现有技术的一并报废的问题，所以可降低该中介板的生产成本。
[0023]此外，于该承载件上重新排设该些中介板，可令该些中介板之间的间距大于该基材上的中介板的间距，所以可于重新排设的该些中介板上接置大尺寸面积的半导体组件，也就是半导体组件的尺寸面积不致受限。因此，该半导体组件的电极的数量能依需求增加，以提升该中介板的模块功能及效率。
【专利附图】
【附图说明】
[0024]图1A至图1C为现有半导体封装件的制法的剖视示意图；以及
[0025]图2A至图2G为本发明的半导体封装件的制法的剖视示意图；其中，图2A’为图2A的上视图，图2B’为图2B的上视图。
[0026]主要组件符号说明
[0027]1、2半导体封装件
[0028]la、2a封装体
[0029]10硅中介板
[0030]10’硅中介板单元
[0031]100导电硅穿孔
[0032]11半导体芯片
[0033]110、14导电凸块
[0034]12、22封装胶体
[0035]13,201,23线路重布结构
[0036]15封装基板
[0037]20基材
[0038]20’中介板
[0039]20a第一表面
[0040]20b>20b'第二表面
[0041]20c侧面
[0042]200导电穿孔
[0043]200a第一端面
[0044]200b第二端面
[0045]21半导体组件
[0046]21a主动面
[0047]21b非主动面
[0048]210、24导电组件
[0049]3承载件
[0050]30粘着层
[0051]31环体
[0052]D间距
[0053]t宽度
[0054]S、L切割路径。【具体实施方式】
[0055]以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0056]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0057]图2A至图2G为本发明的半导体封装件2的制法的剖面示意图。
[0058]如图2A及图2A’所不,提供一具有相对的第一表面20a与第二表面20b的基材20,该基材20中并形成有连通该第一表面20a的多个导电穿孔200，各该导电穿孔200具有相对的第一端面200a与第二端面200b，且各该导电穿孔200的第一端面200a外露于该基材20的第一表面20a。
[0059]于本实施例中，该基材20为晶圆或其它含娃的板材，且于该基材20的第一表面20a上可依需求形成线路重布结构(RDU201，以电性连接该导电穿孔200的第一端面200a。
[0060]接着，沿切割路径S切割该基材20，以形成具有连接该第一与第二表面20a，20b的侧面20c的多个中介板20’。
[0061]如图2B及图2B’所示，选择良好的中介板20’，将该些良好的中介板20’借其第二表面20b接置于一承载件3上，且任二该中介板20’之间具有间距D。
[0062]于本实施例中，该承载件3具有一作为承载结合该中介板20’的粘着层30及一环绕该粘着层30边缘的环体31。但有关承载件的种类繁多，并不限于上述者。
[0063]此外，该间距D大于该切割路径S的宽度t。
[0064]再者，该线路重布结构201的态样繁多，可依需求制作，所以不详述，且图中仅简
化示意。
[0065]如图2C所示，结合一或多个半导体组件21于各该中介板20’的第一表面20a上。
[0066]于本实施例中，该半导体组件21为芯片，且具有相对的主动面21a与非主动面21b，而该半导体组件21以其主动面21a借由多个导电组件210电性连接该线路重布结构201 (或导电穿孔200的第一端面200a)。
[0067]此外，该导电组件210为凸块(Bump)或柱体(Post)。
[0068]再者，具体地，该半导体组件21的主动面21a上具有电极垫(图略)，且该线路重布结构201上具有电性接触垫(图略)，以供该导电组件210接触该电极垫与电性接触垫。
[0069]本发明的制法乃借由先切割该基材20，选择良好的中介板20’重新排设，再将好的半导体组件21接置于良好的中介板20’上，所以能避免现有技术的一并报废的问题，并能降低半导体封装件2的制造成本。
[0070]此外，于该承载件3上重新排设该些中介板20’，使该些中介板20’之间的间距D大于该基材20上的中介板20’的间距(即该切割路径S的宽度t，且该宽度t极小)，所以半导体组件21的尺寸面积不致受限，也就是该半导体组件21的尺寸面积可大于该中介板20’的尺寸面积。因此，该半导体组件21的电极(即结合导电组件210处)的数量能依需求增加，以提升该中介板20’的模块功能及效率。
[0071 ] 如图2D所示，形成封装胶体22于该承载件3上，以形成封装体2a，该封装胶体22覆盖该中介板20’的侧面20c并包覆该些中介板20’与半导体组件21。
[0072]如图2E所示，移除该承载件3，将该封装体2a以其具该中介板20’的一侧置放于另一承载件(图略)上。
[0073]如图2F所示，借由研磨方式，移除该封装胶体22上侧的部分材质，以外露该半导体组件21的非主动面21b，且移除该另一承载件(图略)后，再移除该中介板20’的第二表面20b与该封装胶体22下侧的部分材质，以外露该导电穿孔200的第二端面200b。
[0074]于本实施例中，该中介板20’的第二表面20b’、该封装胶体22下侧表面与该导电穿孔200的第二端面200b齐平，且该半导体组件21的非主动面21b与该封装胶体22上侧表面齐平。
[0075]如图2G所示，形成线路重布结构(RDL) 23于该封装胶体22下侧与该中介板20’的第二表面20b’上，且该线路重布结构23电性连接该导电穿孔200的第二端面200b。
[0076]接着，沿切割路径L (如图2F所示)，即该间距D，进行切割工艺，以形成多个半导体封装件2。
[0077]于本实施例中，该线路重布结构23的态样繁多，可依需求制作，所以不详述，且图中仅简化示意。
[0078]此外，切割路径也可依需求而定，并不限于上述。
[0079]再者，该线路重布结构23也可不形成于该封装胶体22下侧表面。
[0080]另外，于后续工艺中，可形成如焊球的导电组件24于该线路重布结构23上，以接置如封装基板(图略)或电路板(图略)的电子装置(图略)。
[0081]本发明还提供一种半导体封装件2，其包括:一中介板20’、一半导体组件21以及封装胶体22。
[0082]所述的中介板20’具有相对的第一表面20a与第二表面20b’及连接该第一与第二表面20a，20b’的侧面20c，该中介板20’中并具有连通该第一与第二表面20a，20b’的多个导电穿孔200，该导电穿孔200具有相对的第一端面200a与第二端面200b，令该导电穿孔200的第一端面200a外露于该第一表面20a。
[0083]所述的半导体组件21具有相对的主动面21a与非主动面21b，并以其主动面21a设于该中介板20’的第一表面20a上，且借由多个导电组件210电性连接该导电穿孔200的第一端面200a。
[0084]所述的封装胶体22嵌埋该中介板20’与半导体组件21，且形成于该中介板20’的侧面20c上。
[0085]所述的半导体封装件2还包括线路重布结构23，其形成于该中介板20’的第二表面20b’上，且该线路重布结构23电性连接该导电穿孔200的第二端面200b。
[0086]所述的半导体封装件2还包括线路重布结构201形成于该半导体组件21与中介板20’的第一表面20a之间，且该线路重布结构201电性连接该导电穿孔200的第一端面200a。[0087]于一实施例中，该中介板20’的第二表面20b’与该导电穿孔200的第二端面200b外露于该封装胶体22下侧。
[0088]于一实施例中，该中介板20’的第二表面20b’、该封装胶体22下侧表面与该导电穿孔200的第二端面200b齐平。
[0089]于一实施例中，该半导体组件21的非主动面21b外露于该封装胶体22上侧表面。
[0090]于一实施例中，该半导体组件21的非主动面21b与该封装胶体22上侧表面齐平。
[0091]综上所述，本发明的半导体封装件及其制法，主要借由先切割该基材，以选择良好的中介板重新排设，再将好的半导体组件接置于良好的中介板，以避免好的半导体组件接置于坏的中介板上，所以能避免于封装后好的半导体组件需报废的问题。
[0092]此外，于该承载件上重新排设该些中介板，使该些中介板之间的间距大于未切割前该基材上的中介板的间距，所以能使用尺寸面积大于该中介板的半导体组件。因此，该半导体组件的电极的数量能依需求增加，以提升该中介板的模块功能及效率。
[0093]上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种半导体封装件，其包括: 中介板，其具有相对的第一表面与第二表面及连接该第一与第二表面的侧面，并具有连通该第一与第二表面的多个导电穿孔，该导电穿孔具有相对的第一端面与第二端面，且该导电穿孔的第一端面外露于该第一表面； 半导体组件，其设于该中介板的第一表面上；以及 封装胶体，其嵌埋该中介板与半导体组件，且形成于该中介板的侧面上。
2.根据权利要求1所述的半导体封装件，其特征在于，该中介板的第二表面与导电穿孔的第二端面外露于该封装胶体。
3.根据权利要求1所述的半导体封装件，其特征在于，该中介板的第二表面及该封装胶体表面与该导电穿孔的第二端面齐平。
4.根据权利要求1所述的半导体封装件，其特征在于，该半导体组件未接置该中介板的一侧外露于该封装胶体。
5.根据权利要求4所述的半导体封装件，其特征在于，该半导体组件未接置该中介板的一侧与该封装胶体表面齐平。
6.根据权利要求1所述的半导体封装件，其特征在于，该半导体组件与该导电穿孔的第一端面借由导电组件电性连接。
7.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括线路重布结构，其形成于该中介板的第二表面上，且该线路重布结构电性连接该导电穿孔的第二端面。
8.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括线路重布结构，其形成于该半导体组件与中介板的第一表面之间，且该线路重布结构电性连接该导电穿孔的第一端面。
9.一种半导体封装件的制法，其包括: 提供一具有相对的第一表面与第二表面的基材，该基材中具有连通该第一表面的多个导电穿孔，该导电穿孔具有相对的第一端面与第二端面，且该导电穿孔的第一端面外露于该第一表面； 切割该基材以形成多个中介板，各该中介板具有连接该第一与第二表面的侧面； 将各该中介板以其第二表面置放于一承载件上，且任二该中介板之间具有间距； 结合半导体组件于该中介板的第一表面上； 形成封装胶体于该承载件上，以令该封装胶体形成于该中介板的侧面上并包覆该些中介板与半导体组件；以及 移除该承载件，以使该中介板的第二表面外露于该封装胶体。
10.根据权利要求9所述的半导体封装件的制法，其特征在于，该半导体组件与该导电穿孔的第一端面借由导电组件电性连接。
11.根据权利要求9所述的半导体封装件的制法，其特征在于，该制法还包括移除该中介板的第二表面的部分材质，以外露该导电穿孔的第二端面。
12.根据权利要求11所述的半导体封装件的制法，其特征在于，该中介板的第二表面及该封装胶体表面与该导电穿孔的第二端面齐平。
13.根据权利要求9所述的半导体封装件的制法，其特征在于，该制法还包括于形成该封装胶体后，移除该封装胶体的部分材质以外露该半导体组件未接置该中介板的一侧。
14.根据权利要求13所述的半导体封装件的制法，其特征在于，该半导体组件未接置该中介板的一侧与该封装胶体表面齐平。
15.根据权利要求9所述的半导体封装件的制法，其特征在于，该制法还包括于移除该承载件后，形成线路重布结构于该中介板的第二表面上，且该线路重布结构电性连接该导电穿孔的第二端面。
16.根据权利要求9所述的半导体封装件的制法，其特征在于，该制法还包括切割该基材之前，形成线路重布结构于该中介板的第一表面上，且该线路重布结构电性连接该导电穿孔的第一端面。
17.根据权利要求9所述的半导体封装件的制法，其特征在于，该制法还包括于移除该承载件后，进行 切割工艺，以形成多个半导体封装件。
【文档编号】H01L21/56GK103681532SQ201210428100
【公开日】2014年3月26日 申请日期:2012年10月31日 优先权日:2012年9月17日
【发明者】庄冠纬, 林畯棠, 廖怡茜, 赖顗喆 申请人:矽品精密工业股份有限公司