制造半导体封装模块的设备和方法与流程

技术领域

以下描述涉及一种制造半导体封装模块的设备和方法，并且涉及一种在板上形成成型部的技术。

背景技术：

半导体封装模块可具有一个或更多个元件安装在板上的结构。板和所述一个或更多个元件由绝缘层覆盖，绝缘层可以为包含环氧树脂和填料的混合物的树脂层。

为了保护所述一个或更多个元件，形成成型部，以覆盖所述一个或更多个元件。

在形成成型部之后，通过在底部封装之上形成电路的布线层(Cu层等)并将所述一个或更多个元件安装在其上来形成顶部封装，以完成底部封装的制造工艺。

在形成顶部封装期间，布线层需要结合到成型部的外表面。然而，由于成型部的外表面不具有足以使布线层结合到其的表面粗糙度的事实而导致工艺复杂。

因此，期望一种解决所述制造问题的制造半导体封装模块的设备和方法。

技术实现要素：

提供该发明内容以简化形式来介绍选择的发明构思，以下在具体实施方式中进一步描述该发明构思。本发明内容无意限定所要求保护的主题的主要特征和必要特征，也无意用于帮助确定所要求保护的主题的范围。

在一个总的方面中，一种用于制造半导体封装模块的设备包括：下模具， 安装有板，所述板上安装有至少一个元件；上模具，设置在所述板之上；填料供应器，设置在上模具和下模具中的至少一个中，填料供应器将填料供应到所述板与上模具之间的成型空间；图案形成构件，设置在上模具的内表面，以提供不平坦的图案。

所述图案形成构件可包括与上模具一体地设置的不平坦模具图案。

所述图案形成构件可包括结合片材，所述结合片材具有不平坦模具图案，并且附着到上模具的面对所述板的内表面，在填料固化期间，所述结合片材结合到成型部。

所述图案形成构件可包括具有不平坦图案并附着到上模具的面对所述板的内表面的不平坦的片材。

所述不平坦的片材可被设置为在填料固化之后与成型部分开。

所述图案形成构件可包括：主不平坦图案；子不平坦的图案；小于主不平坦图案并设置在主不平坦图案中。

所述图案形成构件可按照这样的方式形成不平坦图案：不平坦图案的截面相对于与上模具或下模具平行的平面具有圆形、椭圆形、三角形或四边形。

所述图案形成构件可按照这样的方式形成不平坦图案；不平坦图案的截面相对于与上模具或下模具垂直的平面具有实心U形、实心V形或针形。

在另一总的方面中，一种制造半导体封装模块的方法包括：将填料供应到其上安装有至少一个元件的板；使填料固化以产生成型部；按照在成型部的外表面上呈现表面粗糙度的方式设置不平坦图案，同时使填料固化。

所述方法的总的方面还可包括：通过在下模具上安装其上安装有至少一个元件的板来制备用于成型部的模具；将具有设置在其内表面上的不平坦图案的上模具设置到所述板的上侧，供应填料的步骤可包括将填料供应到所述板与上模具之间的成型空间，以形成成型部。

在另一总的方面中，一种制造半导体封装模块的方法包括：通过将板和元件设置在模具中的成型空间中来制备模具，所述模具包括图案形成构件；使用填料填充成型空间；使填料固化以获得成型部，所述成型部具有包括与图案形成构件相对应的图案的外表面，并且所述元件嵌入在通过使填料固化而获得的绝缘材料中。

制备模具的步骤可包括：在下模具上安装其上安装有元件的板；将具有图案形成构件的上模具设置在下模具之上。

在另一总的方面中，一种用于制造半导体封装模块的设备包括：下模具，具有用于安装其上安装有元件的板的安装区域；上模具，具有图案形成构件，上模具设置在下模具之上，以在成型期间在板与图案形成构件之间形成成型空间；入口，设置在下模具或上模具中的至少一个中，在成型期间，入口将填料供应到成型空间。

所述图案形成构件可与上模具一体地形成。

所述图案形成构件可被设置作为附着到下模具的面对所述板的表面的释放片材。

其它特征和方面将通过下面的具体实施方式、附图以及权利要求而明显。

附图说明

图1是示出根据本说明书的半导体封装模块的示例的正面的截面图。

图2是示出制造包括不平坦模具图案的半导体封装模块的设备的示例的正面的截面图。

图3是示出制造包括不平坦的片材的半导体封装模块的设备的示例的正面的截面图。

图4是示出制造包括结合片材的半导体封装模块的设备的示例的正面的截面图。

图5是示出根据本公开的制造半导体封装模块的设备的不平坦模具图案的示例的正面的截面图。

图6和图7是示出制造包括子不平坦图案的半导体封装模块的设备的示例的正面的截面图。

图8A至图8D以及图9A至图9C是示出不平坦图案的示例的平面图和截面图。

图10A至图10C是示出制造半导体封装模块的方法的示例的正面的截面图。

在整个附图和具体实施方式中，相同的标号指示相同的元件。为了清晰、说明及方便，附图可不按比例绘制，可能会夸大附图中元件的相对尺寸、比例和描绘。

具体实施方式

提供以下详细描述，以帮助读者获得在此描述的方法、装置和/或系统的全面理解。然而，在此所描述的方法、装置和/或系统的各种改变、修改及其等同物对于本领域普通技术人员将是明显的。在此描述的操作顺序仅仅是示例，且并不局限于在此所阐述的，而是除了必须以特定顺序出现的操作外，可做出对于本领域的普通技术人员将是明显的改变。此外，为了更加清楚和简洁，可省去对于本领域的普通技术人员公知的功能和结构的描述。

在此描述的特征可按照不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，提供在此描述的示例，以使本公开将是彻底的和完整的，并且将把本公开的全部范围传达给本领域的普通技术人员。

在附图中，为了清楚，可夸大元件的形状和尺寸，并且相同的标号将始终用于指示相同或相似的元件。

本说明书的实施例涉及一种在板B上形成成型部M的技术。

制造半导体封装模块的设备和/或方法的另一实施例意于形成用于增大成型部M的表面粗糙度的图案。根据制造半导体封装模块的设备和/或方法的实施例，当在成型部M上形成布线层的线路W时，可增强粘附力，因此减小电路线路(或电路线)W的缺陷率。

例如，在通过固化由填料形成成型部M的同时，可同时形成表面粗糙的成型部M。因此，可增大成型部M的表面粗糙度，而无需执行单独的工艺来使表面粗糙。

图1示出了半导体封装模块的示例。图2示出了制造包括不平坦模具图案41的半导体封装模块的设备的示例。图5示出了根据图2中所示出的制造半导体封装模块的设备的不平坦模具图案41的示例。

参照图1、图2和图5，制造半导体封装模块的设备的示例包括：下模具10，下模具10上安装有板B，其中，板B具有安装在其上的至少一个元件；上模具20，在下模具10将板B容纳在其中的状态下，上模具20设置在板B之上；填料供应器30，设置在上模具20和下模具10中的至少一个中，并且供应填料F，以在板B与上模具20之间形成成型部M；图案形成构件40，设置在上模具20的内表面21上，以提供不平坦图案。

此外，根据一个示例，制造半导体封装模块的设备的图案形成构件40可包括不平坦模具图案41，其中，不平坦模具图案41与上模具20一体地形成，并且具有不平坦的形状。

也就是说，由于在通过使填料固化形成成型部M的同时，制造半导体封装模块的设备可通过不平坦图案来增大成型部M的表面的粗糙度，因此不需要单独的工艺，从而提高生产效率。

换句话说，由于在图1中提出的制造半导体封装模块中无需执行单独的工艺而增大了成型部M的表面的粗糙度，因此可增强成型部M与形成在成型部M的表面上的电路线路W的结合力。

当制造半导体封装模块时，下模具10可用于允许具有安装在其上的元件E(例如，电子组件)的板B安装在下模具10上。然后，下模具10可与上模具20合作，同时通过填料供应器30供应填料并使填料固化来形成成型部M。

为此，在图2中，用于允许板B安装在其上的安装凹槽R等形成在下模具10上。然而，存在将板安装在下模具10上的多种方法。例如，在另一示例中，突起等可设置在下模具10的上表面上来替代安装凹槽R，用于支撑板。

上模具20可与下模具10合作，以形成填充有填料的成型空间，从而形成成型部M。

例如，上模具20可具有图案形成构件40(下文中将描述)，其中，图案形成构件40提供上模具20的面对板B的内表面21上的不平坦图案，从而当形成成型部M时，在成型部M的表面上形成不平坦图案。

由于与形成在上模具20的内表面21上的不平坦图案相对应的图案形成在成型部M的表面上，因此可增大成型部M的表面的粗糙度。

填料供应器30用于通过提供填料F来形成相对于板B的成型部M。也就是说，当填料F注入到其中安装有板B的下模具10与上模具20之间的成型空间中时，使填料F固化，以与上模具20和下模具10的形状相对应，因此形成成型部M。

为此，填料供应器30可结合到上模具20或下模具10。填料供应器30可包括：入口，填料F通过其供应到成型空间中；热产生单元，将供应的填料F熔化；供应孔，将填料F供应到上模具20与下模具10之间的成型空间。

在使填料固化以形成成型部M的同时，图案形成构件40在成型部M的表面上形成图案等，因此增大成型部M的表面的粗糙度。

也就是说，在使填料固化以形成成型部M的同时，在成型部M的表面上同时形成图案等，因此增大粗糙度。

因此，可解决将表面粗糙度增大技术应用于板B的绝缘层来增大成型部M 的表面的粗糙度方面存在的困难。

换句话说，即使在不使用用于增大表面粗糙度的表面处理方法的情况下，也可增大成型部M的表面粗糙度，从而增大如下文中描述的板B的绝缘层的表面的粘附力。

现有的应用于板B的绝缘层的表面的粗糙度增大技术如下。

首先，通常，存在一种除胶渣技术或利用气体反应的等离子表面处理技术，其中，除胶渣技术指：将稀释的高锰酸喷射到半固化的或完全固化的树脂层，利用与树脂层的化学反应执行膨胀，然后执行还原(reduction)。

此外，紫外线(UV)感光膜用作树脂层，分散在树脂层中的填料颗粒(例如，二氧化硅组分等)从树脂层的表面被去除，因此增大树脂层的表面面积，从而增大表面粗糙度，然后，可增大树脂层与电路线路W的粘附力。

然而，当将应用于板B的表面粗糙度增大技术应用于成型部M的表面时，除了成型部M的表面之外的部分也被污染或腐蚀，导致其应用受限，并且所述技术会因需要执行其他工艺而增大生产成本。

在图案形成构件40形成图案等来增大成型部M的表面粗糙度的示例中，可形成不平坦模具图案41，可设置不平坦的片材42，或者可设置结合片材43。

将参照图3进一步描述设置不平坦的片材42的示例，并且将参照图4进一步描述设置结合片材43的示例。

在该示例中，不平坦模具图案41与上模具20一体地形成。也就是说，为了使图案形成构件40将不平坦图案提供给上模具20的内表面21，不平坦模具图案41与上模具20一体地形成。

按照这种方式，由于不平坦模具图案41一体地形成在上模具20的内表面21上，因此当填料供应器30形成成型部M时，可在成型部M的表面上形成与不平坦模具图案41相同的图案。

将参照图8A至图8D以及图9A至图9C进一步描述不平坦图案。

图3示出了制造包括不平坦的片材42的半导体封装模块的设备的示例。参照图3，制造半导体封装模块的设备的图案形成构件40包括不平坦的片材42，其中，不平坦的片材42以其一个表面紧紧地附着到上模具20的内表面21，在其另一表面上形成有不平坦的图案，且不平坦片材42面对板B。

此外，制造半导体封装模块的设备的不平坦的片材42被设置为一旦填料F完全固化就与成型部M分开，以形成成型部M。

也就是说，作为图案形成构件40在上模具20的内表面21上提供不平坦图案的示例，可设置不平坦的片材42。

在该示例中，不平坦的片材42为设置在上模具20的内表面21上且在其面对板B的表面上具有不平坦图案的片材。

为此，不平坦的片材42的一个表面紧紧地附着到上模具20的内表面21，不平坦图案形成在不平坦的片材42的面对板B的另一表面上。

在另一示例中，当根据相关技术制造半导体封装模块时，不平坦的片材42可替代被设置为促进从上模具20或下模具10释放的分离片材或释放片材(或离型膜)。

也就是说，由于不平坦的片材42按照其能够与成型部M容易分离的方式设置，因此在制造半导体封装模块之后，可促进半导体封装模块与上模具20的分离。

单独的分离片材S或释放片材还可设置在下模具10与板B之间，以促进半导体封装模块与下模具10的分离。根据一个示例，从上模具20或下模具10去除成型部M或板B之后，可从成型部M或板B去除分离片材S或释放片材。

图4示出了制造包括结合片材43的半导体封装模块的设备的示例。参照图4，制造半导体封装模块的设备的图案形成构件40包括结合片材43，其中，结合片材43具有紧紧地附着到上模具20的内表面21的一个表面以及面对板B的另一表面，从而结合到成型部M，其中，上模具20与不平坦的模具图案41一体地形成。

也就是说，除了与上模具20一体地形成的不平坦模具图案41之外，上模具20还可包括结合片材43。

与为了设置具有不平坦图案的不平坦的片材42不同，结合片材43的图案等通过不平坦模具图案41形成。

为此，结合片材43的一个表面紧紧地附着到与不平坦的模具图案41一体地形成的上模具20的内表面21，结合片材43的另一表面结合到成型部M。

换句话说，增大结合片材43(而不是成型部M)的表面的粗糙度，电路线路W等结合并设置到结合片材43的表面。

结合片材43可以在半固化的状态下按照使其紧紧地附着到上模具20的内表面21的一个表面的图案可变形的方式设置。

此外，即使在成型部M上形成图案等的情况下，如果难以形成用于与电 路线路W结合的粗糙度，则还可将由绝缘材料形成的结合片材43设置为底漆层。

此外，由于结合片材43可由绝缘材料形成以形成板B的绝缘层，因此即使在通过上模具20形成图案等之后，还可将除胶渣技术或等离子表面处理技术应用于增大表面粗糙度。

图6和图7示出了制造包括子不平坦图案40b的半导体封装模块的设备的示例。图6示出了形成在不平坦模具图案41中的子不平坦图案40b的示例，图7示出了形成在不平坦的片材42中的子不平坦图案40b的示例。

参照图6和图7，制造半导体封装模块的设备的图案形成构件40包括：主不平坦图案40a，作为不平坦图案；子不平坦图案40b，小于主不平坦图案40a，并且形成在主不平坦图案中。

换句话说，主不平坦图案40a被设置作为上模具20的内表面21中的图案，此外，子不平坦图案40b设置在主不平坦图案40a中，从而当形成电路线路W之后可增大接触面积。

在该示例中，由于成型部M的表面粗糙度被进一步增大，因此还可进一步增大与电路线路W的粘附力。

为此，子不平坦图案40b形成为小于主不平坦图案40a。因此，子不平坦图案40b的数量大于主不平坦图案的数量。

图8A至图8D以及图9A至图9C示出了不平坦图案的示例的平面图和截面图。

参照图8A至图8D以及图9A至图9C，图案形成构件40提供特定的不平坦图案。也就是说，图案形成构件40具体限定将要形成在成型部M上的图案，并且提供特定图案作为用于增大成型部M的表面粗糙度的图案。

例如，制造半导体封装模块的设备的图案形成构件40可按照这样的方式形成不平坦图案：其截面相对于与上模具20或下模具10平行的平面具有圆形形状、椭圆形状、三角形形状或四边形形状。

此外，制造半导体封装模块的设备的图案形成构件40可按照这样的方式形成不平坦图案：其截面相对于与上模具20或下模具20垂直的平面具有实心U形、实心V形或针形。总之，图案形成构件可具有呈拱形、圆锥形、金字塔形、针形等的突起。

此外，进一步参照图5，为了具体限定不平坦图案，可设置深度D、宽度 W和节距(pitch)P，以增大成型部M的表面粗糙度。

不平坦图案的深度D和宽度W可被设置为0.1μm至100μm，相邻的不平坦图案之间的节距P可被设置为0.2μm至200μm。

此外，本公开还提出制造半导体封装模块的方法的示例。

图10A至图10C示出了制造半导体封装模块的方法的示例。参照图10A至图10C，根据制造半导体封装模块的方法的示例，将填料F供应到板B的其上安装有至少一个元件E的表面上，并且使填料F固化以形成成型部M。在填料固化过程中形成不平坦图案，以在成型部M被固化的同时增大成型部M的外表面的表面粗糙度。

为了便于描述，省略了示出的制造半导体封装模块的方法的示例的特征与上面描述的制造半导体封装模块的设备的示例的特征相同的特征。通过示出的方法，在成型部M的上表面上形成不平坦图案，以在成型部M被固化的同时增大成型部M的外表面的粗糙度。

此外，制造半导体封装模块的方法的示例还可包括制备操作、使上模具20移动的操作以及成型操作。

制备操作指这样的操作：在设置用于成型的填料之前，将板B安装在下模具10上，并制备将被模制的成型部M。图10A示出了安装有其上设置有多个元件的板B的下模具10。

使上模具20移动的操作指这样的操作：在通过填料供应器30设置填料之前，使上模具20移动到安装在下模具10上的板B，并且形成模具。图10B示出了置于安装在下模具10上的板B之上以形成模具的上模具20。

在该示例中，由于上述的不平坦图案形成在上模具20的内表面21上，因此当通过填料供应器30形成成型部M时，可形成图案等，以增大成型部M的表面的粗糙度。

在使上模具20移动的操作之后，通过填料供应器30将填料F供应到上模具20与下模具10之间的成型空间，以形成成型部M。图10C示出了利用填料F对成型空间的填充。

在该示例中，成型部M具有与形成在上模具20的内表面21上的不平坦图案相对应的图案。

按照这种方式，制造半导体封装模块的方法的示例包括制备操作(将其上安装有至少一个元件E的板B安装在下模具10上)、上模具移动操作(将具 有包括不平坦图案的内表面21的上模具20移动到板B的上侧)以及成型操作(通过将填料F供应到板B与上模具20之间来形成成型部M)。

如上所述，上面描述的制造半导体封装模块的设备和方法可形成用于增大成型部的表面粗糙度的图案。

此外，由于在形成布线层的线路时增大成型部的粘附力，因此可减小电路线路的缺陷率。

此外，由于在形成成型部的同时，同时形成表面粗糙的成型部，因此即使在不额外地执行图案形成工艺的情况下，也可增大成型部的表面粗糙度。

因此，可增大用于半导体封装模块的制造方法的成品率。

虽然本公开包括具体示例，但是对于本领域普通技术人员将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可对这些示例做出形式和细节上的各种改变。在此描述的示例将仅被视为描述性意义，而并不是出于限制的目的。每个示例中的特征或方面的描述将被视为可适用于其它示例中相似的特征或方面。如果以不同的顺序执行所描述的技术，和/或如果以不同的方式来组合、和/或通过其它的组件或它们的等同物替换或者在描述的系统、架构、装置或电路中增加组件，则可实现合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物限定，权利要求及其等同物范围内的全部变型将被解释为包括在本公开中。