VDMOS器件的制作方法与流程

本发明涉及半导体技术，尤其涉及一种vdmos器件的制作方法。

背景技术：

随着半导体工艺的发展，带有沟槽结构的器件，例如vdmos((verticaldouble-diffusedmetallicoxidesemiconductorfieldeffecttransistor，垂直双扩散金属氧化物半导体场效应管)器件的应用越来越广泛。以vdmos器件为例的许多超结器件目前的结构中会使用到不同深度的沟槽结构，用以实现更好的终端电场分布以及更好的终端耐压。

现有技术中，通常采用如下方式来形成不同深度的沟槽：

如图1a所示，在硅片101上形成掩膜材料层102；

如图1b所示，刻蚀掩膜材料层102，形成具有图案的掩膜层103；

如图1c所示，以掩膜层103为掩膜，刻蚀硅片102，形成沟槽104a、104b、104c和104d。

如图1d所示，在沟槽104d中填充光刻胶110。

如图1e所示，需刻蚀沟槽104a、104b、104c以加深沟槽104a、104b、104c的深度，形成沟槽105a、105b和105c。

如此，重复上述工艺，直至形成如图1f所示的结构，即在硅片101中形成4个不同深度的沟槽106a、106b、105c和104d，其中沟槽104d的深度最浅，沟槽106a的深度最深。

但是，采用上述工艺形成多个不同深度的沟槽需要多次刻蚀，每次刻蚀之后均需要对沟槽内部的聚合物进行清洗操作，如果聚合物清洗不干净，则残留的聚合物会阻挡下次刻蚀，甚至有可能会造成沟槽的形貌遭到严重破坏，影响半导体器件的性能。

技术实现要素：

本发明提供一种vdmos器件的制作方法，以解决现有技术中形成深度不同的沟槽需要多次刻蚀而造成沟槽的形貌遭到严重破坏的缺陷。

本发明提供一种vdmos器件的制作方法，包括：

在半导体基底上自下而上依次形成n层阻挡层，第m层的阻挡层的宽度小于下方相邻的第m-1层的阻挡层的宽度，其中n为大于或等于2的正整数，m大于或等于2且小于或等于n；

在各阻挡层上形成具有图案的掩膜层；

以所述掩膜层为掩膜，刻蚀各所述阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽。

根据如上所述的vdmos器件的制作方法，可选地，在各阻挡层上形成具有图案的掩膜层包括：

在所述半导体基底和各阻挡层上形成具有图案的掩膜层；

所述以所述掩膜层为掩膜，刻蚀各所述阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽包括：

以所述掩膜层为掩膜，刻蚀未被阻挡层覆盖的半导体基底、各阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽。

根据如上所述的vdmos器件的制作方法，可选地，在半导体基底上形成自下而成依次形成的n层阻挡层之前，还包括：

获取所述阻挡层与所述半导体基底的刻蚀速率比s；

确定需形成的各沟槽的深度，将最深的沟槽的深度作为目标深度，各深度中除了目标深度的其它深度作为比较深度；

获取各比较深度与所述目标深度的深度差；

各比较深度对应的沟槽所对应的阻挡层的厚度等于所对应的深度差与s的乘积。

根据如上所述的vdmos器件的制作方法，可选地，所述阻挡层的材料为基于所述半导体基底的材料的化合物。

根据如上所述的vdmos器件的制作方法，可选地，所述半导体基底的材料是硅，所述阻挡层的材料是多晶硅，或者所述半导体基底的材料是gan，所述阻挡层的材料是氮化硅。

根据如上所述的vdmos器件的制作方法，可选地，所述n为4，且各阻挡层的一端在垂直于半导体基底的方向上齐平。

根据如上所述的vdmos器件的制作方法，可选地，在半导体基底上形成自下而成依次形成的n层阻挡层包括：

在所述半导体基底上形成第一阻挡层；

在所述第一阻挡层上形成第二阻挡层，所述第二阻挡层的宽度小于第一阻挡层；

在所述第二阻挡层上形成第三阻挡层，所述第三阻挡层的宽度小于第二阻挡层；

所述第一阻挡层、第二阻挡层和第三阻挡层的第一端齐平。

根据如上所述的vdmos器件的制作方法，可选地，在形成所述阻挡层的半导体基底上形成具有图案的掩膜层包括：

在形成所述阻挡层的半导体基底上沉积掩膜材料层；

刻蚀所述掩膜材料层，形成具有图案的掩膜层；

其中，位于各阻挡层上的掩膜层的侧面与所述各阻挡层的第二端齐平。

根据如上所述的vdmos器件的制作方法，可选地，所述掩膜层包括以下材料层中的至少一种：氧化硅层、氧化铝层、氮化硅层。

根据如上所述的vdmos器件的制作方法，可选地，在所述半导体基底中形成不同深度的沟槽之后，还包括：

去除剩余的所述掩膜层和所述阻挡层。

由上述技术方案可知，本发明提供的vdmos器件的制作方法，通过在半导体基底上形成不同宽度多层阻挡层，并在该多层阻挡层形成掩膜层，再以掩膜层为掩膜同时刻蚀各阻挡层以及各阻挡层下方的半导体基底，就能够在半导体基底中形成不同深度的沟槽，即通过一次刻蚀就能够在半导体基底上形成不同深度的沟槽，大大简化了vdmos器件的制作工艺，减少了清洗操作，进而能够尽量避免沟槽的形貌遭到破坏，保证vdmos器件的良品率，此外深度差能够实现精确控制。而且，刻蚀工艺的均匀性容易控制，并且能够尽量避免多次沟槽刻蚀后由于需要涂覆光刻胶而造成的涂胶容易出现偏差以及去光刻胶困难等问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1a至图1f为现有技术中vdmos器件的不同深度的沟槽的制作方法中各个步骤的剖面结构示意图；

图2为根据本发明一实施例的vdmos器件的制作方法的流程示意图；

图3a至图3f为根据本发明另一实施例的vdmos器件的制作方法的各个步骤的剖面结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本实施例提供一种vdmos器件的制作方法，用于制作vdmos器件。

如图2所示，为根据本实施例的vdmos器件的制作方法的流程示意图。该vdmos器件的制作方法包括：

步骤201，在半导体基底上自下而上依次形成的n层阻挡层，第m层的阻挡层的宽度小于下方相邻的第m-1层的阻挡层的宽度，其中n为大于或等于2的正整数，m大于或等于2且小于或等于n。

本实施例的半导体基底可以为si片或gan衬底，具体可以根据实际需要选择，在此不再赘述。可选地，本实施例的阻挡层为基于半导体基底的材料的化合物。例如，若半导体基底为si片，则阻挡层的材料是多晶硅，若半导体基底为gan，则阻挡层的材料是氮化硅。

本实施例，以接触半导体基底的阻挡层作为第1层阻挡层，位于第1层阻挡层上方且与该第1层阻挡层相邻的是第2层阻挡层，位于第2层阻挡层上方且与第2层阻挡层相邻的是第3层阻挡层，以此类推，最上方的是第n层阻挡层。

第m层的阻挡层的宽度小于下方相邻的第m-1层的阻挡层的宽度表示，每一层阻挡层的宽度均比位于其上方的各阻挡层的宽度宽。举例来说，第1层阻挡层比第2层阻挡层宽，第2层阻挡层比第3层阻挡层宽，以此类推，第m层阻挡层的宽度是各阻挡层中最小的。即，相当于n层阻挡层的整体厚度呈阶梯状。

本实施例中，n层阻挡层的整体厚度指的是，将n层阻挡层看作一个整体，该n层阻挡层呈阶梯状，厚度各阶梯处有所不同。

步骤202，在各阻挡层上形成具有图案的掩膜层。

具体地，可以在步骤201所形成的半导体器件上沉积形成一层掩膜材料层，然后刻蚀该掩膜材料层，以形成具有图案的掩膜层，该掩膜层位于各阻挡层上。由于各阻挡层的上表面的高度不同，因此各掩膜层的顶部的高度也不同。

步骤203，以掩膜层为掩膜，刻蚀各阻挡层以及各阻挡层下方的半导体基底，以在半导体基底中形成不同深度的沟槽。

由于n层阻挡层的整体厚度在不同半导体基底上不同位置有所不同，因此，以掩膜层为掩膜刻蚀各阻挡层进而刻蚀位于各阻挡层下方的半导体基底，可以形成不同深度的沟槽。

需要指出的是，为了简化工艺，可以采用如下方式行驶不同深度的沟槽，例如，在各阻挡层上形成具有图案的掩膜层包括：

在半导体基底和各阻挡层上形成具有图案的掩膜层；

以掩膜层为掩膜，刻蚀各阻挡层以及各阻挡层下方的半导体基底，以在半导体基底中形成不同深度的沟槽包括：

以掩膜层为掩膜，刻蚀未被阻挡层覆盖的半导体基底、各阻挡层以及各阻挡层下方的半导体基底，以在半导体基底中形成不同深度的沟槽。

即，在半导体基底上也形成具有图案的掩膜层，进而可以刻蚀半导体基底以及各阻挡层，这样可以在半导体基底中形成深度最深的沟槽。

相应地，本实施例在形成各阻挡层之前，可以首先需确定所形成的各阻挡层的厚度，具体可以通过如下方式获取各阻挡层的厚度：

获取阻挡层与半导体基底的刻蚀速率比s；

确定需形成的各沟槽的深度，将最深的沟槽的深度作为目标深度，各深度中除 了目标深度的其它深度作为比较深度；

获取各比较深度与目标深度的深度差；

各比较深度对应的沟槽所对应的阻挡层的厚度等于所对应的深度差与s的乘积。

该最深的沟槽即直接刻蚀未被阻挡层遮挡的半导体基底形成的沟槽，将其作为目标沟槽，其深度作为目标深度，其它的沟槽作为比较沟槽，对应的深度作为比较深度。确定出各目标深度与比较深度的深度差，并且根据刻蚀速率比s以及各深度差确定各阻挡层的厚度，这样，能够实现对各沟槽深度差的精确控制。

根据本实施例的vdmos器件的制作方法，通过在半导体基底上形成不同宽度多层阻挡层，并在该多层阻挡层形成掩膜层，再以掩膜层为掩膜同时刻蚀各阻挡层以及各阻挡层下方的半导体基底，就能够在半导体基底中形成不同深度的沟槽，即通过一次刻蚀就能够在半导体基底上形成不同深度的沟槽，大大简化了vdmos器件的制作工艺，减少了清洗操作，进而能够尽量避免沟槽的形貌遭到破坏，保证vdmos器件的良品率，此外深度差能够实现精确控制。而且，刻蚀工艺的均匀性容易控制，并且能够尽量避免多次沟槽刻蚀后由于需要涂覆光刻胶而造成的涂胶容易出现偏差以及去光刻胶困难等问题。

实施例二

本实施例对实施例一的vdmos器件的制作方法做进一步补充说明。

如图3a至3f所示，为根据本实施例的vdmos器件的制作方法各个步骤的剖面结构示意图。本实施例以形成4个不同深度的沟槽为例进行说明。本实施例中，半导体基底的材料是硅片，各阻挡层的材料是多晶硅，多晶硅与硅片的刻蚀速率比为2:1。

首先，需要确定各阻挡层的厚度，以直接刻蚀半导体基底所形成的沟槽作为目标沟槽，其深度作为目标深度，其它沟槽作为比较沟槽，分别为第一比较沟槽、第二比较沟槽和第三比较沟槽，其中，第一比较沟槽与目标沟槽的深度差为1微米，第二比较沟槽与目标沟槽的深度差为1.5微米，第三比较沟槽与目标沟槽的深度差为2微米，则第一比较沟槽对应的第一阻挡层的厚度为2微米，第二比较沟槽对应的第二阻挡层的厚度为3微米，第三比较沟槽对应的第三阻挡层的厚度为4微米。

如图3a所示，在半导体基底301上形成第一阻挡材料层302。

本实施例的半导体基底301为si片，第一阻挡材料层302为多晶硅。

如图3b所示，进行光刻工艺，并刻蚀第一阻挡材料层302，形成第一阻挡层303。

需指出的是，图3a中示出的是剖面结构，实际上该第一阻挡层303为环形结构，即从俯视半导体基底301的方向上看，该第一阻挡层303为环形结构。该第一阻挡层303的厚度为2微米。

如图3c所示，在第一阻挡层303上形成第二阻挡层304，第二阻挡层304的宽度小于第一阻挡层303。

具体地，可以采用前述方式形成第二阻挡层304，即在第一阻挡层303的上方沉积第二阻挡材料层，然后进行光刻工艺，并刻蚀第二阻挡材料层形成第二阻挡层304。该第二阻挡层304的材料为多晶硅。同理，从半导体基底301的方向上看，该第二阻挡层304的为环形结构。该第二阻挡层的厚度为3微米。

如图3d所示，在第二阻挡层304上形成第三阻挡层305，第三阻挡层305的宽度小于第二阻挡层304。

该第三阻挡层305的厚度为4微米。且同理，从半导体基底301的方向上看，该第三阻挡层305的为环形结构。

本实施例中，第一阻挡层303、第二阻挡层304和第三阻挡层的第一端齐平，即第一阻挡层303的第一端3031、第二阻挡层304的第一端3041和第三阻挡层305的第一端3051齐平。即，各阻挡层的第一端在垂直于半导体基底301的方向上齐平。

图3d所示的是半导体器件320。

如图3e所示，在半导体器件320上形成掩膜层307。

该掩膜层307位于半导体基底301以及各阻挡层上。具体地，在在形成阻挡层的半导体基底上沉积掩膜材料层，即在半导体器件320上沉积掩膜材料层，并刻蚀掩膜材料层，形成具有图案的掩膜层307，其中，位于各阻挡层上的掩膜层的侧面与各阻挡层的第二端齐平。即位于第一阻挡层303上的掩膜层307的侧面与第一阻挡层303的第二端3032齐平，位于第二阻挡层304上的掩膜层307的侧面与第二阻挡层304的第二端3042齐平，位于第三阻挡层305上的掩膜层307的侧面与第三阻挡层305的第二端3052齐平。

本实施例的掩膜层307包括以下材料层中的至少一种：氧化硅层、氧化 铝层、氮化硅层。

如图3f所示，以掩膜层307为掩膜，同时刻蚀半导体基底301和各阻挡层，在半导体基底301中形成不同深度的沟槽，并去除剩余的掩膜层307和各阻挡层。

如图3f所示，在半导体基底301中，通过一次刻蚀就能够形成目标沟槽308、第一比较沟槽309、第二比较沟槽310和第三比较沟槽311。

本实施例中，阻挡层的个数＝沟槽个数-1。

根据本实施例的vdmos器件的制作方法，通过在半导体基底上形成不同宽度多层阻挡层，并在该多层阻挡层和半导体基底上形成掩膜层，再以掩膜层为掩膜同时刻蚀半导体基底和各阻挡层，就能够在半导体基底中形成不同深度的沟槽，即通过一次刻蚀就能够在半导体基底上形成不同深度的沟槽，大大简化了vdmos器件的制作工艺，减少了清洗操作，进而能够尽量避免沟槽的形貌遭到破坏，保证vdmos器件的良品率，并且通过阻挡层的厚度就能够实现各沟槽的深度差的精确控制，工艺简单，精确度高。而且，刻蚀工艺的均匀性容易控制，并且能够尽量避免多次沟槽刻蚀后由于需要涂覆光刻胶而造成的涂胶容易出现偏差以及去光刻胶困难等问题。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。