叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法与流程

本发明属于半导体器件技术领域，具体地说是一种高电子迁移率晶体管，可用于制作高频大功率模块。

背景技术：

氮化物半导体材料GaN、AlN、InN及其合金是继第一代元素半导体材料Si、Ge和第二代化合物半导体材料GaAs、InP等之后的第三代宽禁带半导体材料，其具有直接带隙、禁带宽度宽且连续可调制范围大、击穿场强高、饱和电子漂移速度快、热导率高、抗辐照性能好等优点。随着科技和社会发展水平提高，第一、二代半导体材料无法满足更高频率、更高功率电子器件的需求，基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能。GaN基高电子迁移率晶体管HEMT的结构能够最大限度发挥氮化物材料的优势，其与Si基横向扩散金属-氧化物-半导体场效应晶体管和GaAs基高电子迁移率晶体管相比，具有异质结沟道二维电子气密度高、饱和电流和输出功率大、开关速度快、击穿电压高等优点，并能在高压、高温、辐照等恶劣环境中工作，在有源相控阵雷达、电子战系统、下一代移动通信、智能电网、4C产业等军民两用领域具有非常广阔的应用前景。

根据栅极接触结构的不同，可以将GaN基HEMT器件分为两类：一类是传统的GaN基HEMT器件，采用肖特基栅接触；另一类是GaN基绝缘栅HEMT器件，其在传统的HEMT器件结构基础上，栅电极和氮化物半导体材料之间加入了一层绝缘材料。

传统的肖特基栅HEMT器件，由于采用肖特基栅接触，其电子势垒高度仅为1eV左右，导致器件栅极泄漏电流严重。在反向栅偏置时，由于栅极电子容易以陷阱辅助发射或隧穿的方式穿越肖特基势垒进入异质结沟道，从而形成关态栅漏电和漏极泄漏电流，影响器件关断特性和击穿电压，并造成额外的关态功耗，影响器件工作效率；在正向栅偏置时，由于沟道热电子发射进入栅极，导致栅极在1V偏置附近即发生正向导通，栅极耗散功率增大制约了器件功率输出能力。

GaN基绝缘栅HEMT器件，由于采用绝缘栅结构可以大幅提高栅极与沟道之间的电子势垒高度，有效改善器件关态漏电和击穿特性，可以在更高电压下工作，提高其微波功率输出能力和工作效率；由于，微波功率增益和功率附加效率随着绝缘栅器件正向栅开启电压的升高而显著提高，因此，GaN基绝缘栅HEMT器件在高效微波功率器件应用中非常具有竞争力。

栅介质工艺是GaN基绝缘栅HEMT器件研制的关键技术，即栅介质层材料选取及其生长工艺是影响器件性能的重要因素。在半导体器件研究中，选择栅介质层材料及其生长技术需要遵循以下原则：介质材料缺陷少且均匀性好，材料临界击穿场强高，栅介质与半导体层之间带阶大，界面接触质量高且化学和热稳定性良好，导热性能好，介电常数高等。GaN基绝缘栅HEMT器件因其在高效微波功率器件和高速、高压开关应用中的独特优势，无论是在国内还是国际上都引起了越来越多的关注，其栅介质层技术也成为氮化物半导体领域的国际研究热点。

2000年，M.A.Khan等人在SiC衬底上制作了AlGaN/GaN绝缘栅HEMT器件，其栅长为2μm，栅宽为100μm。该绝缘栅HEMT器件采用SiO₂作为栅介质层材料，该SiO₂栅介质层材料是利用等离子增强化学气相沉积PECVD工艺生长的，其厚度实测值为7nm，接近10nm的设计值。与肖特基栅HEMT器件相比，该绝缘栅HEMT器件将栅极泄漏电流降低了6个数量级，并将栅极正向最高偏置电压从2V提高到了9V，且大幅提高了器件饱和输出电流。但是，与肖特基栅HEMT相比，该绝缘栅HEMT器件虽说增大了栅到沟道之间的距离，但却降低了器件的栅控能力，其跨导峰值从145mS/mm减小到110mS/mm，其阈值电压向负电压方向漂移了近5V。参见文献M.Asif Khan,X.Hu,A.Tarakji,G.Simin,J.Yang,R.Gaska,and M.S.Shur,AlGaN/GaN metal–oxide–semiconductor heterostructure field-effect transistors on SiC substrates,Appl.Phys.Lett.vol.77,no.9,pp.1339-1341,Aug.2000.

2005年，P.D.Ye等人采用Al₂O₃作为栅介质层材料制作了AlGaN/GaN绝缘栅HEMT器件。与SiO₂介质材料相比，由于Al₂O₃材料具有更高的介电常数，故可以改善绝缘栅HEMT器件的栅控能力和微波功率增益。该Al₂O₃栅介质层材料是利用原子层沉积ALD工艺生长的，与溅射、热氧化等工艺相比，ALD工艺具有在原子尺度精确控制膜厚、薄膜质量和均匀性好、针孔缺陷密度低、与衬底材料界面平整度和粘附性好、台阶覆盖性好等优点，已经成为最常用的栅介质材料生长工艺。参见文献P.D.Ye,B.Yang,K.K.Ng,J.Bude,G.D.Wilk,S.Halder and J.C.M.Hwang,GaN metal-oxide-semiconductor high-electron-mobility-transistor with atomic layer deposited Al₂O₃as gate dielectric,Appl.Phys.Lett.vol.86,no.6,p.063501,Jan.2005.

Y.Z.Yue等人制作了超薄栅介质层AlGaN/GaN绝缘栅HEMT器件，该器件采用HfO₂/Al₂O₃堆叠介质作为栅介质层材料。高k材料HfO₂可以大幅提高绝缘栅HEMT器件的栅控能力，而Al₂O₃界面插入层改善了栅介质层与氮化物半导体之间的界面特性。参见文献Y.Z.Yue,Y.Hao,J.C.Zhang,J.Y.Ni,W.Mao,Q.Feng,and L.J.Liu,AlGaN/GaN MOS-HEMT With HfO₂Dielectric and Al₂O₃Interfacial Passivation Layer Grown by Atomic Layer Deposition,IEEE Electron Device Lett.,vol.29,no.8,pp.838–840,Aug.2008.

近年来，科研人员又相继研究了TiO₂、Ta₂O₅、ZrO₂、LaLuO₃等高k介质材料的生长工艺，及其在GaN基绝缘栅HEMT器件中的应用，获得了低关态漏电、高击穿电压的器件性能。然而，氮化物材料表面非常容易被氧化，在纤锌矿氮化物晶格中形成不稳定的氧替位氮缺陷。绝缘栅HEMT器件制作和栅氧介质沉积过程中，低质量界面氧化层的建立使栅介质层和氮化物势垒层之间存在高密度界面电荷，界面态的充/放电效应会导致严重的阈值电压不稳定等可靠性问题，界面电荷的能带调制和远程电离杂质散射作用会引起阈值电压负漂、沟道载流子迁移率和跨导降低等器件性能退化问题。所以，GaN基绝缘栅HEMT器件界面电荷已经成为制约其可靠性提高和产业化应用的重要因素，近年来氮化物绝缘栅HEMT器件的界面改善工艺和新型栅介质层技术成为本领域的国际研究热点。

技术实现要素：

本发明的目的在于克服现有绝缘栅器件的不足，提供一种叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法，以减少栅介质层与氮化物势垒层之间的界面电荷，改善绝缘栅HEMT器件的界面特性和可靠性，提高器件工作稳定性和使用寿命。

为实现上述目的，本发明的叠层栅介质GaN基绝缘栅高电子迁移率晶体管，自下而上包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、GaN帽层6、SiN钝化层7、栅介质层8和SiN保护层9，GaN缓冲层3的两端设有源电极10和漏电极11，栅介质层8的中间设有栅电极12，源电极10和漏电极11上设有金属互联层13，其特征在于栅介质层8采用由AlN介质插入层81和高k介质层82组成的叠层结构，通过AlN介质插入层81改善栅介质层与GaN帽层之间的界面质量，通过高k介质层82改善绝缘栅高电子迁移率晶体管的关态泄漏电流和栅控能力。

为实现上述目的，本发明制作叠层栅介质GaN基绝缘栅高电子迁移率晶体管的方法，包括如下步骤：

1)在依次包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和GaN帽层6外延基片的GaN缓冲层3上制作源电极10和漏电极11；

2)在GaN帽层6上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；

3)在源电极10、漏电极11和有源区的GaN帽层6上，利用等离子增强化学气相沉积PECVD工艺生长SiN钝化层7；

4)在SiN钝化层7上光刻栅槽区域，并利用ICP工艺对该栅槽区域内的SiN钝化层7进行刻蚀，刻蚀深度至GaN帽层6；

5)在栅槽区域的GaN帽层6和栅槽区域以外的SiN钝化层7上，利用原子层沉积ALD工艺制备栅介质层8；

6)在栅介质层8上光刻栅电极区域，并利用电子束蒸发工艺制作栅电极12；

7)在栅电极12和栅电极区域以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9；

8)在SiN保护层9上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8、SiN钝化层7；

9)在金属互联层开孔区和未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于引出源电极10和漏电极11，完成器件制作。

本发明与现有技术相比具有如下优点：

1.本发明的栅介质层8由于采用由AlN介质插入层81和高k介质层82组成的叠层结构，可以改善绝缘栅高电子迁移率晶体管的界面质量和栅控能力。

2.本发明由于利用等离子增强原子层沉积PEALD工艺生长AlN介质插入层81，提高了氮前驱体源的活性，降低了AlN介质生长的工艺温度，提高了AlN介质生长工艺的兼容性。

3.本发明由于在生长AlN介质插入层81之后利用同一台等离子增强原子层沉积PEALD设备生长高k介质层82，避免了该两层之间界面的二次污染。

附图说明

图1是本发明的叠层栅介质GaN基绝缘栅高电子迁移率晶体管横截面示意图；

图2是本发明制作叠层栅介质GaN基绝缘栅高电子迁移率晶体管的工艺流程框图。

具体实施方式

参照图1，本发明的叠层栅介质GaN基绝缘栅高电子迁移率晶体管，自下而上依次包括厚度为400μm～500μm的衬底1、厚度为180nm的AlN成核层2、厚度为1.3μm～2μm的GaN缓冲层3、厚度为1nm的AlN插入层4、厚度为22nm～27nm的AlGaN势垒层5、厚度为2nm的GaN帽层6、厚度为60nm的SiN钝化层7、栅介质层8和厚度为200nm的SiN保护层9，GaN缓冲层3的两端设有源电极10和漏电极11，栅介质层8的中间设有栅电极12，源电极10和漏电极11上设有金属互联层13，其中衬底1采用绝缘的蓝宝石或Si或SiC衬底，AlGaN势垒层5的铝组分为22％～30％，栅介质层8采用由厚度为1nm～2nm的AlN介质插入层81和厚度为4nm～8nm的高k介质层82组成的叠层结构，通过AlN介质插入层81改善栅介质层与GaN帽层之间的界面质量，通过高k介质层82改善绝缘栅高电子迁移率晶体管的关态泄漏电流和栅控能力。

本发明制作叠层栅介质GaN基绝缘栅高电子迁移率晶体管的初始材料是购买的外延基片，该外延基片由下向上依次包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和GaN帽层6。

参照图2，本发明制作叠层栅介质GaN基绝缘栅高电子迁移率晶体管的工艺，按照不同的衬底材料、不同的有源区电隔离工艺和不同的栅介质层材料，给出如下三种实施例：

实施例一，在蓝宝石衬底上制作AlN介质插入层81厚度为2nm，HfO₂高k介质层82厚度为8nm的GaN基绝缘栅高电子迁移率晶体管。

步骤1，在外延基片的GaN缓冲层3上制作源电极10和漏电极11。

1a)在GaN帽层6上光刻源电极10区域和漏电极11区域：

首先，将外延基片放在200℃的热板上烘烤5min；

然后，在GaN帽层6上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；

接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；

之后，将完成涂胶和甩胶的样品放入光刻机中对源电极10区域和漏电极11区域内的光刻胶进行曝光；

最后，将完成曝光的样品放入显影液中移除源电极10区域和漏电极11区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；

1b)在源电极10区域和漏电极11区域内的GaN帽层6上以及源电极10区域和漏电极11区域外的光刻胶上蒸发源电极10和漏电极11：

首先，将有源电极10和漏电极11光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；

然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10^-6Torr之后在源电极10区域和漏电极11区域内的GaN帽层6上以及源电极10区域和漏电极11区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；

接着，对完成欧姆金属蒸发的样品进行剥离，以移除源电极10区域和漏电极11区域外的欧姆金属、光刻胶和剥离胶；

最后，用超纯水冲洗样品并用氮气吹干；

1c)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极10和漏电极11区域内GaN帽层6上的欧姆金属下沉至GaN缓冲层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N₂，退火温度为830℃，退火时间为30s。

步骤2，在GaN帽层6上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。

2a)在GaN帽层6上光刻电隔离区域：

首先，将样品放在200℃的热板上烘烤5min；

然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；

接着，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光；

最后，将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；

2b)在GaN帽层6上刻蚀电隔离区域：

首先，利用ICP工艺依次刻蚀电隔离区域的GaN帽层6、AlGaN势垒层5、AlN插入层4和GaN外延层3，以实现有源区的台面隔离，其总的刻蚀深度为100nm；

然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；

最后，用超纯水冲洗样品并用氮气吹干。

步骤3，在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长SiN钝化层7。

3a)对完成有源区电隔离的样品进行表面清洗：

首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；

然后，将样品放入温度为60℃的剥离液中水浴加热5min；

接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；

最后，用超纯水冲洗样品并用氮气吹干；

3b)在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长厚度为60nm的SiN钝化层，其生长的工艺条件为：采用NH₃和SiH₄作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。

步骤4，在SiN钝化层7上光刻栅槽区域，并利用ICP工艺对该栅槽区域内的SiN钝化层7进行刻蚀。

4a)在SiN钝化层7上光刻栅槽区域：

首先，将样品放在200℃的热板上烘烤5min；

然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；

接着，将样品放入光刻机中对栅槽区域内的光刻胶进行曝光；

最后，将完成曝光后的样品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；

4b)利用ICP刻蚀工艺移除栅槽区域内的SiN钝化层7，其刻蚀的条件为：反应气体为CF₄和O₂，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为60nm至GaN帽层6。

步骤5，在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用ALD工艺制备HfO₂/AlN叠层栅介质层8。

5a)对完成栅槽刻蚀的样品进行表面清洗：

首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；

然后，将样品放入温度为60℃的剥离液中水浴加热5min；

接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；

最后，用超纯水冲洗样品并用氮气吹干；

5b)将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中，对栅槽区域的GaN帽层6和栅槽区域外的SiN钝化层7表面进行原位预处理，其处理的工艺条件为：反应气体为NH₃和N₂混合气体，衬底温度为300℃，RF功率设置为200W，处理时间为5min；

5c)在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用等离子增强原子层沉积PEALD工艺厚度为2nm的AlN介质插入层81，其生长的工艺条件为：采用NH₃和TMA作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；

5d)在AlN插入层81上利用热型ALD工艺生长厚度为8nm的HfO₂高k介质层82，其生长的工艺条件为：反应前驱体源为O₃和TEMAH，衬底温度为300℃，反应腔室压力为0.3Torr；

5e)将完成栅介质层8生长的样品放入快速热退火炉中进行退火处理，其退火的工艺条件为：退火气体为N₂，退火温度为500℃，退火时间为5min。

步骤6，在栅介质层8上光刻栅电极12区域，并利用电子束蒸发工艺制作栅电极12。

6a)在栅介质层8上光刻栅电极12区域：

首先，将完成栅介质层8生长的样品放在200℃的热板上烘烤5min；

然后，在栅介质层8上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；

接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；

之后，将完成涂胶和甩胶的样品放入光刻机中对栅电极12区域内的光刻胶进行曝光；

最后，将完成曝光的样品放入显影液中移除栅电极12区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；

6b)在栅电极12区域内的栅介质层8和栅电极12区域外的光刻胶上蒸发栅电极12：

首先，将有栅电极12光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；

然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10^-6Torr之后在栅电极12区域内的栅介质层8和栅电极12区域外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构；

接着，对完成栅金属蒸发的样品进行剥离，以移除栅电极12区域外的栅金属、光刻胶和剥离胶；

最后，用超纯水冲洗样品并用氮气吹干。

步骤7，在栅电极12和栅电极区域以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9。

7a)对完成栅电极12制作的样品进行表面清洗：

首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；

然后，将样品放入温度为60℃的剥离液中水浴加热5min；

接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；

最后，用超纯水冲洗样品并用氮气吹干；

7b)在栅电极12和栅电极区域以外的SiN钝化层7上，利用PECVD工艺生长厚度为200nm的SiN保护层9，其生长的工艺条件为：采用NH₃和SiH₄作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。

步骤8，在SiN保护层9上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8、SiN钝化层7。

8a)在SiN保护层9上光刻金属互联层开孔区：

首先，将样品放在200℃的热板上烘烤5min；

然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；

接着，将样品放入光刻机中对金属互联层开孔区域内的光刻胶进行曝光；

最后，将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；

8b)利用ICP刻蚀工艺在反应气体为CF₄和O₂，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层9，再刻蚀掉8nm厚的HfO₂高k介质层82，接着刻蚀掉2nm厚的AlN介质插入层81，最后刻蚀掉60nm厚的SiN钝化层7。

步骤9，在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于引出源电极10和漏电极11，完成器件制作。

9a)在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联层13区域：

首先，将完成金属互联层开孔刻蚀的样品放在200℃的热板上烘烤5min；

然后，在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；

接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；

之后，将完成涂胶和甩胶的样品放入光刻机中对金属互连13区域内的光刻胶进行曝光；

最后，将完成曝光的样品放入显影液中移除金属互联层13区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；

9b)在金属互连13区域内的电极和SiN保护层9以及金属互连13区域外的光刻胶上蒸发金属互连13：

首先，将有金属互连13光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；

然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10^-6Torr之后在互连金属13区域内的电极和SiN保护层9以及金属互连13区域外的光刻胶上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构；

接着，对完成互联金属蒸发的样品进行剥离，以移除金属互联层13区域外的互联金属、光刻胶和剥离胶；

最后，用超纯水冲洗样品并用氮气吹干。

实施例二，在SiC衬底上制作AlN介质插入层81厚度为1nm，Al₂O₃介质层82厚度为4nm的GaN基绝缘栅高电子迁移率晶体管。

步骤一，在外延基片的GaN缓冲层3上制作源电极10和漏电极11。

1.1)在GaN帽层6上光刻源电极10区域和漏电极11区域：

本步骤的具体实现与实施例一中的步骤1a)相同；

1.2)在源电极10区域和漏电极11区域内的GaN帽层6上以及源电极10区域和漏电极11区域外的光刻胶上蒸发源电极10和漏电极11：

本步骤的具体实现与实施例一中的步骤1b)相同；

1.3)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极10和漏电极11区域内GaN帽层6上的欧姆金属下沉至GaN缓冲层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N₂，退火温度为850℃，退火时间为30s。

步骤二，在GaN帽层6上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。

2.1)在GaN帽层6上光刻电隔离区域：首先将样品放在200℃的热板上烘烤5min，然后进行光刻胶的涂胶和甩胶，其甩胶厚度为2μm，并将样品放在90℃的热板上烘烤1min，接着将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，最后将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；

2.2)在GaN帽层6上制作有源区的电隔离：利用离子注入工艺依次将N离子注入到电隔离区域的GaN帽层6、AlGaN势垒层5、AlN插入层4和GaN外延层3，以实现有源区的电隔离，其注入的深度为100nm，然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，最后用超纯水冲洗样品并用氮气吹干。

步骤三，在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长SiN钝化层7。

本步骤的具体实现与实施例一中的步骤3相同。

步骤四，在SiN钝化层7上光刻栅槽区域，并利用ICP工艺刻蚀掉该栅槽区域内的SiN钝化层7。

本步骤的具体实现与实施例一中的步骤4相同。

步骤五，在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用ALD工艺制备Al₂O₃/AlN叠层栅介质层8。

5.1)对完成栅槽刻蚀的样品进行表面清洗：

本步骤的具体实现与实施例一中的步骤5a)相同；

5.2)将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中进行原位表面预处理：

本步骤的具体实现与实施例一中的步骤5b)相同；

5.3)在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用等离子增强原子层沉积PEALD工艺厚度为1nm的AlN介质插入层81，其生长的工艺条件为：采用NH₃和TMA作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；

5.4)在AlN插入层81上利用热型ALD工艺生长厚度为4nm的Al₂O₃介质层82，其生长的工艺条件为：反应前驱体源为H₂O和TMA，衬底温度为300℃，反应腔室压力为0.3Torr；

5.5)将完成栅介质层8生长的样品放入快速热退火炉中进行退火处理：

本步骤的具体实现与实施例一中的步骤5e)相同。

步骤六，在栅介质层8上光刻栅电极12区域，并利用电子束蒸发工艺制作栅电极12。

本步骤的具体实现与实施例一中的步骤6相同。

步骤七，在栅电极12和栅电极区域以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9。

本步骤的具体实现与实施例一中的步骤7相同。

步骤八，在SiN保护层9上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8、SiN钝化层7。

8.1)在SiN保护层9上光刻金属互联层开孔区：

本步骤的具体实现与实施例一中的步骤8a)相同；

8.2)利用ICP刻蚀工艺在反应气体为CF₄和O₂，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层9，再刻蚀掉4nm厚的Al₂O₃介质层82，接着刻蚀掉1nm厚的AlN介质插入层81，最后刻蚀掉60nm厚的SiN钝化层7。

步骤九，在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于引出源电极10和漏电极11。

本步骤的具体实现与实施例一中的步骤9相同。

实施例三，在Si衬底上制作AlN介质插入层81厚度为1.5nm，HfO₂高k介质层82厚度为6nm的GaN基绝缘栅高电子迁移率晶体管。

步骤A，在外延基片的GaN缓冲层3上制作源电极10和漏电极11。

本步骤的具体实现与实施例一中的步骤1相同。

步骤B，在GaN帽层6上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。

本步骤的具体实现与实施例二中的步骤二相同。

步骤C，在源电极10、漏电极11和有源区的GaN帽层6上，利用PECVD工艺生长SiN钝化层7。

本步骤的具体实现与实施例一中的步骤3相同。

步骤D，在SiN钝化层7上光刻栅槽区域，并利用ICP工艺刻蚀掉该栅槽区域内的SiN钝化层7。

本步骤的具体实现与实施例一中的步骤4相同。

步骤E，在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用ALD工艺制备HfO₂/AlN叠层栅介质层8。

E1)对完成栅槽刻蚀的样品进行表面清洗：

本步骤的具体实现与实施例一中的步骤5a)相同；

E2)将完成表面清洗的样品放入等离子增强原子层沉积PEALD设备中进行原位表面预处理：

本步骤的具体实现与实施例一中的步骤5b)相同；

E3)在栅槽区域内的GaN帽层6和栅槽区域外的SiN钝化层7上，利用等离子增强原子层沉积PEALD工艺生长厚度为1.5nm的AlN介质插入层81，其生长的工艺条件为：采用NH₃和TMA作为反应前驱体源，衬底温度为300℃，RF功率设置为50W，反应腔室压力为0.3Torr；本步骤的具体实现与实施例二中的步骤5.3)相同；

E4)在AlN插入层81上利用热型ALD工艺生长厚度为6nm的HfO₂高k介质层82，其生长的工艺条件为：反应前驱体源为O₃和TEMAH，衬底温度为300℃，反应腔室压力为0.3Torr；

E5)将完成栅介质层8生长的样品放入快速热退火炉中进行退火处理：

本步骤的具体实现与实施例一中的步骤5e)相同。

步骤F，在栅介质层8上光刻栅电极12区域，并利用电子束蒸发工艺制作栅电极12。

本步骤的具体实现与实施例一中的步骤6相同。

步骤G，在栅电极12和栅电极区域以外的SiN钝化层7上，利用PECVD工艺生长SiN保护层9。

本步骤的具体实现与实施例一中的步骤7相同。

步骤H，在SiN保护层9上光刻金属互联层开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层9、栅介质层8、SiN钝化层7。

H1)在SiN保护层9上光刻金属互联层开孔区：

本步骤的具体实现与实施例一中的步骤8a)相同；

H2)利用ICP刻蚀工艺在反应气体为CF₄和O₂，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层9，再刻蚀掉6nm厚的HfO₂高k介质层82，接着刻蚀掉1.5nm厚的AlN介质插入层81，最后刻蚀掉60nm厚的SiN钝化层7。

步骤I，在金属互联层开孔区的源电极10和漏电极11以及未开孔刻蚀的SiN保护层9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层13，用于引出源电极10和漏电极11。

本步骤的具体实现与实施例一中的步骤9相同。

以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。