沟槽功率器件的制作方法

技术特征：

1.一种沟槽功率器件，包括：

半导体衬底；

位于所述半导体衬底中第一沟槽、第二沟槽及第三沟槽；

位于所述第一沟槽所在区域的半导体衬底表面及所述第一沟槽的底壁和侧壁的第一阻止层；

位于所述第二沟槽和第三沟槽所在区域的半导体衬底表面及第二沟槽和第三沟槽的底壁和侧壁上的栅介电层；

位于第一沟槽、第二沟槽及第三沟槽中的填充材料层，且所述栅介电层、第一阻止层和填充材料层的上表面齐平；

位于所述第一沟槽内的填充材料层中的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区间隔分布，且掺杂类型不同，共同作为静电隔离结构；

位于所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧的P阱；

位于所述半导体衬底中第一沟槽、第二沟槽及第三沟槽两侧所述P阱上的N型区；

位于所述半导体衬底上的介质层；

接触孔，所述接触孔贯穿所述介质层并分别延伸至第一沟槽的第一掺杂区中、第二沟槽的填充材料层中及第三沟槽一侧的P阱中；以及

位于所述接触孔底部的P型区。

2.如权利要求1所述的沟槽功率器件，其特征在于，所述第一沟槽的深度为1μm-3.5μm，宽度为1μm-10μm，所述第二沟槽的深度为1μm-3.5μm，宽度为0.5μm-2μm，所述第三沟槽的深度为1μm-3.5μm，宽度为0.1μm-0.6μm。

3.如权利要求1所述的沟槽功率器件，其特征在于，所述第一阻止层为二氧化硅阻止层、氮化硅阻止层、氮氧化硅阻止层的一种。

4.如权利要求1所述的沟槽功率器件，其特征在于，所述第一阻止层的厚度为

5.如权利要求1所述的沟槽功率器件，其特征在于，所述填充材料层的厚度为0.3μm-1μm。

6.如权利要求1所述的沟槽功率器件，其特征在于，所述第一掺杂区和第 二掺杂区穿透所述第一沟槽内的填充材料层。

7.如权利要求1所述的沟槽功率器件，其特征在于，所述介质层为二氧化硅介质层、氮化硅介质层、氮氧化硅介质层、多晶硅介质层的一种。

8.如权利要求1所述的沟槽功率器件，其特征在于，所述接触孔位于所述半导体衬底中的深度为0.1μm-0.8μm。

9.如权利要求1所述的沟槽功率器件，其特征在于，还包括：

位于所述半导体衬底上的金属层，所述金属层填充所述接触孔；以及

位于所述金属层上的钝化层。