半导体封装件及其制法
【技术领域】
[0001]本发明涉及一种半导体封装件及其制法，尤指一种具有嵌埋式线路的半导体封装件及其制法。
【背景技术】
[0002]由于科技日益进步，通讯、网络、及计算机等各式可携式电子产品及其周边产品的轻薄短小的趋势日益重要，且该等电子产品更朝多功能及高性能的方向发展，于半导体制程上则不断朝向积体化更高的制程演进，且高密度与低成本的封装结构也为业者追求的目标。
[0003]一般的具有嵌埋式线路的半导体封装件通过于预浸材(pr印reg)的表面上以激光烧灼形成凹槽，然后，于该凹槽中进行电镀形成线路层。
[0004]不过，前述制程中的凹槽只能藉由激光方式逐一形成，故此制程的成本较高，而且，现有的半导体封装件是将电子组件设置于基板表面上，而占据许多线路布局空间，使线路的布线较不具有弹性。
[0005]因此，如何克服现有技术的种种问题，实为一重要课题。
【发明内容】
[0006]为解决上述现有技术的种种问题，本发明的目的为揭露一种半导体封装件及其制法，可缩小整体半导体封装件结构的体积，且可更有弹性地布设线路位置。
[0007]本发明的半导体封装件的制法包括:于一承载板上形成第一线路层；于该承载板上形成第一介电层，以包覆该第一线路层，令该第一介电层具有面向该承载板的第一表面与其相对的第二表面；形成贯穿该第一表面与第二表面的介电层开口，以外露部分该承载板；于该介电层开口中形成至少一黏着件；于该黏着件上设置电子组件；于该第一介电层及电子组件上形成第二介电层，以包覆该电子组件与黏着件；于该第二介电层中形成多个电性连接该电子组件的导电盲孔，并于该第二介电层上形成电性连接该导电盲孔的第二线路层；以及移除该承载板。
[0008]前述的半导体封装件的制法中，该黏着件形成于该第一线路层上或该承载板上。
[0009]前述的半导体封装件的制法中，还包括于该第一线路层与第一介电层上形成具有多个第一绝缘保护层开孔的第一绝缘保护层，各该第一绝缘保护层开孔外露部分该第一线路层。
[0010]前述的半导体封装件的制法中，还包括于该第二线路层与第二介电层上形成具有多个第一绝缘保护层开孔的第二绝缘保护层，各该第二绝缘保护层开孔外露部分该第二线路层。
[0011 ] 前述的半导体封装件的制法中，还包括形成贯穿该第一介电层与第二介电层且电性连接该第一线路层与第二线路层的导电通孔。
[0012]本发明又提供一种半导体封装件，包括:第一介电层，其具有相对的第一表面与第二表面及贯穿该第一表面与第二表面的介电层开口 ；第一线路层，其嵌埋于该第一介电层中且外露于该第一表面；第二介电层，其形成于该第一介电层的第二表面上，并填入该介电层开口中；至少一黏着件，其形成于该介电层开口中的第二介电层中，且邻近该第一表面；电子组件，其设置于该介电层开口中的黏着件上；多个导电盲孔，其形成于该第二介电层中，且电性连接该电子组件；以及第二线路层，其形成于该第二介电层远离该第一表面的表面上，且电性连接该导电盲孔。
[0013]前述的半导体封装件中，该黏着件外露于该第一表面。
[0014]前述的半导体封装件中，该第一线路层还嵌埋并外露于该第二介电层邻近该第一表面的表面，且该黏着件形成于该第一线路层上。
[0015]前述的半导体封装件中，还包括第一绝缘保护层，其形成于该第一线路层与第一介电层上，且具有多个外露部分该第一线路层的第一绝缘保护层开孔。
[0016]前述的半导体封装件中，还包括第二绝缘保护层，其形成于该第二线路层与第二介电层上，且具有多个外露部分该第二线路层的第二绝缘保护层开孔。
[0017]前述的半导体封装件中，还包括导电通孔，其贯穿该第一介电层与第二介电层，且电性连接该第一线路层与第二线路层。
[0018]前述的半导体封装件及其制法，该电子组件为被动组件。
[0019]前述的半导体封装件及其制法，该黏着件的材质为导电胶。
[0020]前述的半导体封装件及其制法，该导电胶为异方性导电胶。
[0021]前述的半导体封装件及其制法，该黏着件的材质为不导电胶。
[0022]依上所述，本发明先于该承载板上形成第一介电层，且该第一介电层包覆于该承载板上的第一线路层，再形成介电层开口，并于该介电层开口中形成黏着件，将电子组件设置于该黏着件上，再形成第二介电层于该承载板及该第一介电层上，且该第二介电层填满该介电层开口，并包覆该黏着件与该电子组件，最后移除该承载板。
[0023]反之，现有技术于基板上先以激光方式逐一烧制线路层凹槽，接着，于该线路层凹槽中进行电镀制程以形成线路层，故对于整体结构的制程的成本较高，且现有技术会将电子组件设置于基板上，占据许多线路布局空间。
[0024]因此，本发明可缩小整体半导体封装件结构的体积，且可更有弹性地布设线路位置。
【附图说明】
[0025]图1A至图1I为本发明的半导体封装件及其制法的第一实施例的剖面示意图。
[0026]图2A至图21为本发明的半导体封装件及其制法的第二实施例的剖面示意图。
[0027]主要组件符号说明
[0028]10、20 承载板
[0029]101,201 第一线路层
[0030]11,21 第一介电层
[0031]111、211 第一表面
[0032]112、212 第二表面
[0033]113,213 介电层开口
[0034]12、22黏着件
[0035]13、23电子组件
[0036]14,24第二介电层
[0037]141,241第二线路层
[0038]15、25导电盲孔
[0039]16、26导电通孔
[0040]17,27第一绝缘保护层
[0041]17a、27a第一绝缘保护层开孔
[0042]18,28第二绝缘保护层
[0043]18a,28a第二绝缘保护层开孔。
【具体实施方式】
[0044]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0045]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0046]第一实施例
[0047]以下将配合图1A至图1I以详细说明本发明的半导体封装件及其制法的第一实施例的剖面示意图。
[0048]如图1A所示，提供一承载板10。
[0049]如图1B所示，其接续自图1A的制程，于该承载板10上形成第一线路层101。
[0050]如图1C所示，其接续自图1B的制程，于该承载板10上形成第一介电层11，以包覆该第一线路层101，且令该第一介电层11具有面向该承载板10的第一表面111与其相对的第二表面112,而该第一介电层11的材质例如为预浸材(prepreg)。
[0051]如图1D所示，其接续自图1C的制程，形成贯穿该第一表面111与第二表面112的介电层开口 113,以外露部分该承载板10与第一线路层101。
[0052]如图1E所示，其接续自图1D的制程，于该介电层开口 113中的该第一线路层101上形成至少一黏着件12，此外，该黏着件12的材质为导电胶，例如异方性导电胶。
[0053]如图1F所示，其接续自图1E的制程，于该黏着件12上设置电子组件13，该电子组件13可为主动组件或被动组件,该被动组件例如为积层陶瓷电容器(Mult1-layer CeramicCapacitor, MLCC)。
[0054]如图1G所示，其接续自图1F的制程，于该第一介电层11及电子组件13上形成第二介电层14，该第二介电层14的材质例如为预浸材(prepreg)，以包覆该电子组件13与该黏着件12，接着，于该第二介电层14中形成多个电性连接该电子组件13的导电盲孔15，又形成贯穿该第一介电层11与该第二介电层14且电性连接该第一线路层101的导电通孔16，并于该第二介电层14上形成第二线路层141，且该第二线路层141电性连接该导电盲孔15，而第二线路层141也与该导电通孔16电性连接。
[0055]如图1H所示，其接续自图1G的制程，移除该承载板10。
[0056]如图1I所示，其接续自图1H的制程，于该第一线路层101与第一介电层11上形成具有多个第一绝缘保护层开孔17a的第一绝缘保护层17，各该第一绝缘保护层开孔17a外露部分该第一线路层101，另外，于该第二线路层141与第二介电层14上形成具有多个第二绝缘保护层开孔18a的第二绝缘保护层18，各该第二绝缘保护层开孔18a外露部分该第二线路层141。
[0057]第二实施例
[0058]以下将配合图2A至图21以详细说明本发明的半导体封装件及其制法的第二实施例的剖面示意图。
[0059]如图2A所示，提供一承载板20。
[0060]还请参阅图2B，其接续自图2A的制程，于该承载板20上形成第一线路层201。[0061 ] 还请参阅图2C，其接续自图2B的制程，形成第一介电层21于该承载板20上，以包覆该第一线路层201，且令该第一介电层21具有面向该承载板20的第一表面211与其相对的第二表面212。
[0062]还请参阅图2D，其接续自图2C的制程，形成贯穿该第一表面211与第二表面212的介电层开