口 213，以外露部分该承载板20。
[0063]还请参阅图2E，其接续自图2D的制程，于该介电层开口 213中的该承载板20上形成黏着件22，此外，各该黏着件22的材质为不导电胶。
[0064]还请参阅图2F，其接续自图2E的制程，于该黏着件22上设置电子组件23，而该电子组件23可为主动组件或被动组件，该被动组件例如为积层陶瓷电容器(Mult1-layerCeramic Capacitor, MLCC)。
[0065]还请参阅图2G，其接续自图2F的制程，于该第一介电层21及电子组件23上形成第二介电层24，该第二介电层24的材质例如为预浸材(prepreg)，以包覆该电子组件23与黏着件22，接着，于该第二介电层24中形成多个电性连接该电子组件23的导电盲孔25，又形成贯穿该第一介电层21与该第二介电层24且电性连接该第一线路层201的导电通孔26，并于该第二介电层24上形成第二线路层241，且该第二介电层24电性连接该导电盲孔25，而第二线路层241亦与该导电通孔26电性连接。
[0066]还请参阅图2H，其接续自图2G的制程，移除该承载板20。
[0067]还请参阅图21，其接续自图2H的制程，于该第一线路层201与第一介电层21上形成具有多个第一绝缘保护层开孔27a的第一绝缘保护层27，各该第一绝缘保护层开孔27a外露部分该第一线路层201，另外，于该第二线路层241与第二介电层24上还形成具有多个第二绝缘保护层开孔28a的第二绝缘保护层28，各该第二绝缘保护层开孔28a外露部分该第二线路层241。
[0068]本发明还提供一种半导体封装件，其包括第一介电层11，21、第一线路层101，201、第二介电层14，24、至少一黏着件12，22、电子组件13，23、第二线路层141，241以及多个导电盲孔15，25,而该第一介电层11，21具有相对的第一表面111，211与第二表面112，212及贯穿该第一表面111，211与第二表面112，212的介电层开口 113，213，该第一线路层101，201嵌埋于该第一介电层11，21中且外露于该第一表面111，211,于该第一介电层11，21的第二表面112，212上形成有该第二介电层14，24，并且该第二介电层14，24填入该介电层开口 113,213中，于该介电层开口 113,213中的第二介电层14，24中形成有邻近该第一表面111，211的各该黏着件12，22。
[0069]将该电子组件13，23设置于该介电层开口 113，213中的黏着件12，22上，该些导电盲孔15，25形成于该第二介电层14，24中，且电性连接该电子组件13，23，而第二线路层141，241形成于该第二介电层14，24远离该第一表面111，211的表面上,且电性连接该导电盲孔15，25。此外，本发明还包括有导电通孔16，26，其贯穿该第一介电层11，21与该第二介电层14，24，且电性连接该第一线路层101，201与该第二线路层141，241。
[0070]进一步根据前述的半导体封装件，该黏着件22外露于该第一表面211，如图2H所示，或者，该第一线路101层还嵌埋并外露于该第二介电层14邻近该第一表面111的表面，且该黏着件12形成于该第一线路层101上，如图1H所示。
[0071]另外，根据前述的半导体封装件，于该第一线路层101，201与该第一介电层11，21上还形成有第一绝缘保护层17，27，且该第一绝缘保护层17，27具有多个外露部分该第一线路层101，201的第一绝缘保护层开孔17a，27a，另外，于该第二线路层141，241与该第二介电层14，24上还形成有第二绝缘保护层18，28，且该第二绝缘保护层18，28具有多个外露部分该第二线路层141，241的第二绝缘保护层开孔18a，28a。
[0072]根据前述的半导体封装件，该电子组件13，23为被动组件，该被动组件例如为积层陶瓷电容器(MLCC),而该黏着件12的材质为导电胶,该导电胶为异方性导电胶,如图1H所示，或者，该黏着件22的材质为不导电胶,如图2H所示。
[0073]综上所述，本发明的半导体封装件及其制法先于该承载板上形成第一线路层与第一介电层，且藉由该第一介电层包覆该第一线路层，之后形成介电层开口，并于该介电层开口中形成黏着件，于该黏着件上设置电子组件，再形成第二介电层于该承载板及该第一介电层上，且该第二介电层填满该介电层开口，该第二介电层亦包覆该黏着件与该电子组件，最后移除该承载板，以构成嵌埋形式的该第一线路层。因此，本发明无须使用激光钻孔技术即可嵌埋线路，故能有效降低成本，且本发明通过将电子组件埋设于介电层中，以有效缩小整体体积，且更有较大空间弹性地布设线路位置。
[0074]上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，亦非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种半导体封装件的制法，包括: 于一承载板上形成第一线路层； 于该承载板上形成第一介电层，以包覆该第一线路层，令该第一介电层具有面向该承载板的第一表面与其相对的第二表面； 形成贯穿该第一表面与第二表面的介电层开口，以外露部分该承载板； 于该介电层开口中形成至少一黏着件； 于该黏着件上设置电子组件； 于该第一介电层及电子组件上形成第二介电层，以包覆该电子组件与黏着件； 于该第二介电层中形成多个电性连接该电子组件的导电盲孔，并于该第二介电层上形成电性连接该导电盲孔的第二线路层；以及移除该承载板。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该黏着件形成于该第一线路层上或该承载板上。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于移除该承载板后，于该第一线路层与第一介电层上形成具有多个第一绝缘保护层开孔的第一绝缘保护层，各该第一绝缘保护层开孔外露部分该第一线路层。
4.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于该第二线路层与第二介电层上形成具有多个第二绝缘保护层开孔的第二绝缘保护层，各该第二绝缘保护层开孔外露部分该第二线路层。
5.根据权利要求1所述的半导体封装件的制法，其特征在于，该电子组件为被动组件。
6.根据权利要求1所述的半导体封装件的制法，其特征在于，该黏着件的材质为导电胶。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，该导电胶为异方性导电胶。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，该黏着件的材质为不导电胶。
9.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括形成贯穿该第一介电层与第二介电层且电性连接该第一线路层与第二线路层的导电通孔。
10.一种半导体封装件，包括: 第一介电层，其具有相对的第一表面与第二表面及贯穿该第一表面与第二表面的介电层开口 ； 第一线路层，其嵌埋于该第一介电层中且外露于该第一表面； 第二介电层，其形成于该第一介电层的第二表面上，并填入该介电层开口中； 至少一黏着件，其形成于邻近该第一表面的该介电层开口中的第二介电层中； 电子组件，其设置于该介电层开口中的黏着件上； 多个导电盲孔，其形成于该第二介电层中，且电性连接该电子组件；以及 第二线路层，其形成于该第二介电层远离该第一表面的表面上，且电性连接该导电盲孔。
11.根据权利要求10所述的半导体封装件，其特征在于，该黏着件外露于该第一表面。
12.根据权利要求10所述的半导体封装件，其特征在于，该第一线路层还嵌埋并外露于该第二介电层邻近该第一表面的表面，且该黏着件形成于该第一线路层上。
13.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括第一绝缘保护层，其形成于该第一线路层与第一介电层上，且具有多个外露部分该第一线路层的第一绝缘保护层开孔。
14.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括第二绝缘保护层，其形成于该第二线路层与第二介电层上，且具有多个外露部分该第二线路层的第二绝缘保护层开孔。
15.根据权利要求10所述的半导体封装件，其特征在于，该电子组件为被动组件。
16.根据权利要求10所述的半导体封装件，其特征在于，该黏着件的材质为导电胶。
17.根据权利要求16所述的半导体封装件，其特征在于，该导电胶为异方性导电胶。
18.根据权利要求10所述的半导体封装件，其特征在于，该黏着件的材质为不导电胶。
19.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括导电通孔，其贯穿该第一介电层与第二介电层，且电性连接该第一线路层与第二线路层。
【专利摘要】一种半导体封装件及其制法，该半导体封装件包括：第一介电层、第一线路层、第二介电层、至少一黏着件、电子组件、第二线路层以及多个导电盲孔，其中，该第一介电层具有相对的第一表面与第二表面及贯穿该第一表面与第二表面的介电层开口，且该第一线路层嵌埋于该第一介电层中且外露于该第一表面，于该第一介电层的第二表面上形成有该第二介电层，其填入该介电层开口中，该介电层开口中的该第二介电层中形成有该黏着件，该电子组件设置于该介电层开口中的该黏着件上，且该第二介电层远离该第一表面的表面上形成有该第二线路层，又于该第二介电层中形成有电性连接该第二线路层与电子组件的该多个导电盲孔。
【IPC分类】H01L23-498, H01L21-48
【公开号】CN104681532
【申请号】CN201310682691
【发明人】沈子杰, 邱士超, 陈嘉成
【申请人】矽品精密工业股份有限公司
【公开日】2015年6月3日
【申请日】2013年12月12日
【公告号】US9082723, US20150155250