半导体封装件及其制法
【专利摘要】一种半导体封装件及其制法，该半导体封装件的制法，通过于一表面依序具有第一与第二金属层的承载结构的第二金属层上形成多个电性连接垫，再移除该第二金属层外露的部分，以保留该些电性连接垫下的第二金属层，接着进行线路增层与置晶工艺，之后借由剥离方式，同时移除该承载结构、第一与第二金属层，而无需再进行蚀刻工艺以移除残留的金属材，所以能节省工艺时间，且可省略蚀刻工艺所需的费用。
【专利说明】半导体封装件及其制法
【技术领域】
[0001]本发明涉及一种封装技术，尤指一种半导体封装件及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求,朝降低承载芯片的封装基板的厚度发展。
[0003]早期半导体封装件的制法中，以具有核心层10的封装基板I提升整体结构的刚性，如图1所示，以利于后续置晶与封装工艺。该封装基板I还包含:形成于该核心层10的相对两侧上的多个介电层11、形成于该介电层11上的线路层12、形成于该介电层11中且电性连接该线路层12的多个导电盲孔13、形成于该最外侧的介电层11上的多个电性接触垫14、形成于该核心层10中且电性连接该线路层12的多个导电通孔100、及形成于该最外侧的介电层11上的防焊层15，且该防焊层15外露该些电性接触垫14。于后续置晶与封装工艺中，先置放一芯片于该防焊层15上，且该芯片借由多个焊线电性连接该些电性接触垫14，再以封装胶体包覆该芯片与焊线。
[0004]然而，因该封装基板I具有核心层10，所以该封装基板I的厚度增加，导致半导体封装件的整体厚度增加，而难以符合薄化的需求。再者，因使用该核心层10需制作该导电通孔100，致使导电路径增长，导致信号传递较慢，所以难以符合电子产品的功能需求。
[0005]因此，遂发展出无核心层(coreless)的封装基板，以缩短导电路径及降低整体结构厚度，而达到微小化及高频化的需求。
[0006]图2A至图2F为现有核心层(coreless)的半导体封装件2的制法的剖视示意图。
[0007]如图2A所示，提供一承载结构20，该承载结构20具有相对的第一侧20a与第二侧20b,且该第一侧20a上依序形成有一第一金属层21与一第二金属层22,而该第二侧20b上具有一第三金属层23。其中，该第二金属层22以电镀方式形成于该第一金属层21上。
[0008]如图2B所示，形成多个电性连接垫24于该第二金属层22上。
[0009]如图2C所示，形成一线路增层结构25于该第二金属层22与该些电性连接垫24上。该线路增层结构25具有至少一介电层250、形成于该介电层250上的线路层251、及形成于该介电层250中的多个导电盲孔252,且该导电盲孔252电性连接该线路层251与电性连接垫24，又该线路层251具有多个电性接触垫253。
[0010]接着，形成一绝缘保护层26于该线路增层结构25，且令该些电性接触垫253外露于该绝缘保护层26的表面。
[0011]如图2D所示，设置一半导体组件27于该线路增层结构25上，且该半导体组件27借由焊线270电性连接该些电性接触垫253。接着，形成封装胶体28于该绝缘保护层26上，以包覆该半导体组件27。
[0012]如图2E所示，借由剥离方式，移除该承载结构20、第一金属层21与第三金属层23。[0013]如图2F所示，借由蚀刻方式，移除该第二金属层22，以外露该些电性连接垫24，以供后续进行植球工艺。实际上，进行蚀刻移除工艺中，会蚀刻该电性连接垫24的部分表面，使该电性连接垫24的部分表面形成不规则微凹陷表面。
[0014]然而，于现有制法中，该第二金属层22与电性连接垫24黏接该介电层250的接着力大于该第二金属层22与第一金属层21的接着力，所以当剥离移除该承载结构20、第一金属层21与第三金属层23之后，仍会留下该第二金属层22于该介电层250上，之后需再以蚀刻方式移除该第二金属层22，导致工艺时间冗长，且需使用蚀刻工艺所需的设备及化学药液，因而大幅增加制造成本。
[0015]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0016]鉴于上述现有技术的种种缺陷，本发明的主要目的在于提供一种半导体封装件及其制法，能节省工艺时间，且可省略蚀刻工艺所需的费用。
[0017]本发明的半导体封装件，包括:线路增层结构，其具有相对的第一表面与第二表面，且该线路增层结构包含表面作为该第一与第二表面的至少一介电层、形成于该介电层上的线路层、及形成于该介电层中并电性连接该线路层的多个导电盲孔，且该第一表面上具有电性连接该导电盲孔的多个电性接触垫；多个电性连接垫，其嵌设于该线路增层结构的第二表面上并电性连接该导电盲孔，且该些电性连接垫与该第二表面形成有段差；以及至少一半导体组件，其设于该线路增层结构的第一表面上，且该半导体组件电性连接该些电性接触垫。
[0018]本发明还提供一种半导体封装件的制法，其包括:提供一承载结构，其表面依序具有第一金属层与第二金属层；形成多个电性连接垫于该第二金属层上；移除该第二金属层未被该电性连接垫覆盖的部分，以保留该些电性连接垫下的第二金属层，且外露该第一金属层；形成一线路增层结构于该第一金属层与该些电性连接垫上，且该线路增层结构上具有多个电性接触垫；设置至少一半导体组件于该线路增层结构上，且该半导体组件电性连接该些电性接触垫；以及借由剥离方式，同时移除该承载结构、第一金属层与该电性连接垫下的第二金属层。
[0019]本发明再提供一种半导体封装件的制法，其包括:提供一承载结构，其表面依序具有第一金属层与第二金属层；图案化该第二金属层，以形成多个电性连接垫，且外露该第一金属层；形成一线路增层结构于该第一金属层与该些电性连接垫上，且该线路增层结构上具有多个电性接触垫；设置至少一半导体组件于该线路增层结构上，且该半导体组件电性连接该些电性接触垫；以及借由剥离方式，移除该承载结构与第一金属层。
[0020]前述的制法中，其以蚀刻方式形成该些电性连接垫。
[0021]前述的两种制法中，该承载结构具有相对的第一侧与第二侧，且该第一侧上具有该第一与第二金属层，而该第二侧上具有第三金属层。该第一与第三金属层为铜箔。
[0022]前述的两种制法中，该第二金属层以电镀方式形成于该第一金属层上。
[0023]前述的两种制法中，该线路增层结构具有至少一介电层、形成于该介电层上的线路层、及形成于该介电层中的多个导电盲孔，且该导电盲孔电性连接该线路层与电性连接垫，又该些电性接触垫为该最外层的线路层的一部分。[0024]前述的半导体封装件及两种制法中，还包括形成绝缘保护层于该线路增层结构的第一表面上，且令该些电性接触垫外露于该绝缘保护层。又包括形成封装胶体于该绝缘保护层上，以包覆该半导体组件。
[0025]另外，前述的半导体封装件及两种制法中，还包括形成封装胶体于该线路增层结构的第一表面上，以包覆该半导体组件。 [0026]由上可知，本发明的半导体封装件及其制法中，借由制作该电性连接垫时一并移除其外的第二金属层，使该第二金属层与该介电层的接触面积极少因而结合力极小，所以当剥离该承载结构与该第一金属层时，能顺势移除该第二金属层。
[0027]此外，仅需以剥离方式移除承载结构、第一与第二金属层，而无需如现有技术于后续进行蚀刻工艺，所以不仅能节省工艺时间，且可省略蚀刻工艺所需的设备及化学药液，因而能大幅降低制造成本。
【专利附图】
【附图说明】
[0028]图1为现有具有核心层的封装基板的剖视示意图；
[0029]图2A至图2F为现有无核心层的半导体封装件的制法的剖视示意图；以及
[0030]图3A至图3E为本发明的半导体封装件的制法的剖视示意图；其中，图3E’为图3E’的另一实施例的首1J视不意图。
[0031]主要组件符号说明
[0032]I封装基板
[0033]10核心层
[0034]100导电通孔
[0035]11, 250, 350 介电层
[0036]12，251，351 线路层
[0037]13, 252, 352 导电盲孔
[0038]14，253，353 电性接触垫
[0039]15防焊层
[0040]2，3半导体封装件
[0041]20, 30承载结构
[0042]20a, 30a第一侧
[0043]20b, 30b第二侧
[0044]21, 31第一金属层
[0045]22，32，32’ 第二金属层
[0046]23, 33第三金属层
[0047]24，34，34’ 电性连接垫
[0048]25，35线路增层结构
[0049]26，36绝缘保护层
[0050]27，37半导体组件
[0051]270,370焊线
[0052]28，38封装胶体[0053]34a外露表面
[0054]35a第一表面
[0055]35b第二表面
[0056]h段差高度。
【具体实施方式】[0057]以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0058]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0059]图3A至图3E为本发明的半导体封装件3的制法的剖视示意图。
[0060]如图3A所示，提供一承载结构30，该承载结构30具有相对的第一侧30a与第二侧30b,且该第一侧30a上依序形成有一第一金属层31与一第二金属层32,而该第二侧30b上
具有一第三金属层33。
[0061]于本实施例中，该承载结构30的材质为玻纤材质(如FR4),且该第一与第三金属层31，33为铜箔,使该承载结构30作为铜箔基板(Copper clad laminate, CCL)。有关铜箔基板的种类繁多，且为业界所熟知，所以不再赘述。
[0062]此外，该第二金属层32以电镀方式形成于该第一金属层31上。
[0063]如图3B所示，进行图案化线路工艺，形成多个电性连接垫34于该第二金属层32上。有关线路工艺的种类繁多，并无特别限制。
[0064]接着，移除该第二金属层32未被该电性连接垫34覆盖的部分，以保留该些电性连接垫34下的第二金属层32’，且外露该第一金属层31。
[0065]如图3C所示，形成一线路增层结构35于该第一金属层31与该些电性连接垫34上，且该线路增层结构35上具有多个电性接触垫353。
[0066]于本实施例中，该线路增层结构35具有一介电层350、形成于该介电层350上的线路层351、及形成于该介电层350中的多个导电盲孔352，且该导电盲孔352电性连接该线路层351与电性连接垫34，又该些电性接触垫353为该最外层的线路层351的一部分，而该介电层350的材质可例如为预浸材(prepreg, PP )。
[0067]此外，该线路增层结构35具有相对的第一表面35a与第二表面35b,且该第一表面35a与第二表面35b为该介电层350表面,而且该些电性接触垫353形成于该第一表面35a上，该线路增层结构35并以该第二表面35b结合该第一金属层31。
[0068]本发明借由蚀刻工艺，移除该些电性连接垫34下方以外的区域的第二金属层32，以减少该第二金属层32’与该介电层350的接触面积(仅该第二金属层32’的侧面)而使两者的结合力极小，且能增加该介电层350与该电性连接垫34间的附着力。[0069]此外，于本实施例中，该线路增层结构35为单层线路结构，所以该介电层350的上、下表面作为该第一表面35a与第二表面35b。于其它实施例中，该线路增层结构亦可为多层线路结构，而上、下最外侧的介电层表面即作为第一与第二表面。
[0070]接着，形成一绝缘保护层36于该线路增层结构35的第一表面35a上，且令该些电性接触垫353外露于该绝缘保护层36的表面。
[0071]于本实施例中，该些电性接触垫353与该绝缘保护层36的表面齐平，以令该些电性接触垫353外露于该绝缘保护层36的表面。于其它实施例中，亦可于该绝缘保护层36上形成多个开孔(图略)，以令该些电性接触垫353对应外露于该些开孔。
[0072]如图3D所示，设置一半导体组件37于该线路增层结构35的第一表面35a上(SP该绝缘保护层36上)，且该半导体组件37电性连接该些电性接触垫353。接着，形成封装胶体38于该绝缘保护层36上，以包覆该半导体组件37。
[0073]于本实施例中，该半导体组件37借由多个焊线370电性连接该些电性接触垫353。于其它实施例中，该半导体组件37也可借由覆晶方式(即导电凸块)(图略)电性连接该些电性接触垫353。
[0074]如图3E所示，借由剥离方式，一并移除该承载结构30、第一金属层31、第三金属层33与该电性连接垫34下的第二金属层32’，使该些电性连接垫34的外露表面34a与该线路增层结构35的第二表面35b形成一平整的段差，如图所示的段差高度h。
[0075]本发明的制法借由该承载结构30 (如玻纤材料)对该第一金属层31的接着力大于该第一金属层31对该介电层350的接着力，所以当以剥离方式移除该承载结构30时，能轻易将该第一金属层31剥离。
[0076]此外，借由制作该电性连接垫34时，一并移除该电性连接垫34以外区域的第二金属层32，使该第二金属层32’与该介电层350间的结合力极小，所以当剥离该第一金属层31时，能顺势剥离该第二金属层32’。
[0077]再者，本发明的制法中，仅需以剥离方式移除承载结构30及其上的结构，而无需采用蚀刻工艺，所以不仅能节省工艺时间，且可省略蚀刻工艺所需的设备及化学药液费用，因而能大幅降低制造成本。
[0078]另外，如图3E’所示，于图3B的工艺中，可直接图案化该第二金属层32，即蚀刻该第二金属层32，以形成多个电性连接垫34’，且外露该第一金属层31。于后续移除该承载结构30、第一金属层31与第三金属层33时，需轻轻地剥离该承载结构30及第一金属层31,以避免顺势剥离该些电性连接垫34’。
[0079]本发明还提供一种半导体封装件3，其包括:一线路增层结构35、多个电性连接垫34、一半导体组件37以及封装胶体38。
[0080]所述的线路增层结构35具有相对的第一表面35a与第二表面35b，且该线路增层结构35包含表面作为该第一与第二表面35a, 35b的一介电层350、形成于该介电层350上的线路层351、及形成于该介电层350中以电性连接该线路层351的多个导电盲孔352，且该第一表面35a上具有电性连接该导电盲孔352的多个电性接触垫353。
[0081]所述的电性连接垫34嵌设于该线路增层结构35的第二表面35b上，且该些电性连接垫34与该第二表面35b形成有段差，并电性连接该导电盲孔352。
[0082]所述的半导体组件37设于该线路增层结构35的第一表面35a上，且借由多个焊线370电性连接该些电性接触垫353。
[0083]所述的封装胶体38形成于该线路增层结构35的第一表面35a上，以包覆该半导体组件37。
[0084]所述的半导体封装件3还包括形成于该线路增层结构35的第一表面35a上的绝缘保护层36，且令该些电性接触垫353外露于该绝缘保护层36的表面，使该封装胶体38形成于该绝缘保护层36上，以包覆该半导体组件37。
[0085]综上所述，本发明半导体封装件及其制法中，仅以剥离方式直接移除该承载结构、第一与第二金属层，而无需于剥离工艺后再进行蚀刻移除工艺，所以不仅能节省工艺时间，且能大幅降低制作成本。
[0086]上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【权利要求】
1.一种半导体封装件，其包括: 线路增层结构，其具有相对的第一表面与第二表面，且该线路增层结构包含表面作为该第一与第二表面的至少一介电层、形成于该介电层上的线路层、及形成于该介电层中并电性连接该线路层的多个导电盲孔，且该第一表面上具有电性连接该导电盲孔的多个电性接触垫； 多个电性连接垫，其嵌设于该线路增层结构的第二表面上并电性连接该导电盲孔，且该些电性连接垫与该第二表面形成有段差；以及 至少一半导体组件，其设于该线路增层结构的第一表面上，且该半导体组件电性连接该些电性接触垫。
2.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括绝缘保护层，其形成于该线路增层结构的第一表面上，且令该些电性接触垫外露于该绝缘保护层。
3. 根据权利要求2所述的半导体封装件，其特征在于，该半导体封装件还包括封装胶体，其形成于该绝缘保护层上，以包覆该半导体组件。
4.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括封装胶体，其形成于该线路增层结构的第一表面上，以包覆该半导体组件。
5.一种半导体封装件的制法，其包括: 提供一承载结构，其表面依序具有第一金属层与第二金属层； 形成多个电性连接垫于该第二金属层上； 移除该第二金属层未被该电性连接垫覆盖的部分，以保留该些电性连接垫下的第二金属层，且外露该第一金属层； 形成一线路增层结构于该第一金属层与该些电性连接垫上，且该线路增层结构上具有多个电性接触垫； 设置至少一半导体组件于该线路增层结构上，且该半导体组件电性连接该些电性接触垫；以及 借由剥离方式，同时移除该承载结构、第一金属层与该电性连接垫下的第二金属层。
6.根据权利要求5所述的半导体封装件的制法，其特征在于，该承载结构具有相对的第一侧与第二侧，且该第一侧上具有该第一与第二金属层，而该第二侧上具有第三金属层。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，该第一与第三金属层为铜箔。
8.根据权利要求5所述的半导体封装件的制法，其特征在于，该第二金属层以电镀方式形成于该第一金属层上。
9.根据权利要求5所述的半导体封装件的制法，其特征在于，该线路增层结构具有至少一介电层、形成于该介电层上的线路层、及形成于该介电层中的多个导电盲孔，且该导电盲孔电性连接该线路层与电性连接垫，又该些电性接触垫为该最外层的线路层的一部分。
10.根据权利要求5所述的半导体封装件的制法，其特征在于，该制法还包括形成绝缘保护层于该线路增层结构，且令该些电性接触垫外露于该绝缘保护层。
11.根据权利要求10所述的半导体封装件的制法，其特征在于，该制法还包括形成封装胶体于该绝缘保护层上，以包覆该半导体组件。
12.根据权利要求5所述的半导体封装件的制法，其特征在于，该制法还包括形成封装胶体于该线路增层结构上，以包覆该半导体组件。
13.一种半导体封装件的制法，其包括: 提供一承载结构，其表面依序具有第一金属层与第二金属层； 图案化该第二金属层，以形成多个电性连接垫，且外露该第一金属层； 形成一线路增层结构于该第一金属层与该些电性连接垫上，且该线路增层结构上具有多个电性接触垫； 设置至少一半导体组件于该线路增层结构上，且该半导体组件电性连接该些电性接触垫；以及 借由剥离方式，移除该承载结构与第一金属层。
14.根据权利要求13所述的封装基板的制法，其特征在于，该承载结构具有相对的第一侧与第二侧，且该第一侧上具有该第一与第二金属层，而该第二侧上具有第三金属层。
15.根据权利要求14所述的封装基板的制法，其特征在于，该第一与第三金属层为铜箔。
16.根据权利要求13所述的封装基板的制法，其特征在于，该第二金属层以电镀方式形成于该第一金属层上。
17.根据权利要求13所述的封装基板的制法，其特征在于，以蚀刻方式形成该些电性连接垫。
18.根据权利要求13所述的封装基板的制法，其特征在于，该线路增层结构具有至少一介电层、形成于该介电层上的线路层、及形成于该介电层中的多个导电盲孔，且该导电盲孔电性连接该线路层与电性连接垫，又该些电性接触垫为该最外层的线路层的一部分。
19.根据权利要求13所述的封装基板的制法，其特征在于，该制法还包括形成绝缘保护层于该线路增层结构上，且令该些电性接触垫外露于该绝缘保护层。
20.根据权利要求19所述的半导体封装件的制法，其特征在于，该制法还包括形成封装胶体于该绝缘保护层上，以包覆该半导体组件。
21.根据权利要求13所述的半导体封装件的制法，其特征在于， 该制法还包括形成封装胶体于该线路增层结构上，以包覆该半导体组件。
【文档编号】H01L23/522GK103579173SQ201210308022
【公开日】2014年2月12日 申请日期:2012年8月27日 优先权日:2012年8月10日
【发明者】王维宾, 林邦群, 陈泳良, 郑坤一, 邱正文 申请人:矽品精密工业股份有限公司