06可以由可以是感光型的介电材料形成。
[0068]再分布层1408是用于对电信号进行再分布的导电结构。再分布层1408将集成电路管芯1402连接至外部互连结构1414。再分布层1408在接触焊盘1412上具有芯片触点1416，该接触焊盘1412连接至迹线1418，该迹线1418在其另一端上连接至凸块焊盘1420。再分布层1408可以具有多组芯片触点1416、迹线1418和凸块焊盘1420，它们设置为“扇入”或“扇出”结构，以便提供所要求的多连接性或少连接性。芯片触点1416可以通过下钝化层1406形成，而迹线1418和凸块焊盘1420可以定位在下钝化层1406的顶部。
[0069]凸块焊盘1420可以通过粘附层1422连接至外部互连结构1414，该粘附层1422可以通过在上钝化层1410中的孔暴露出来。粘附层1422可以位于再分布层1408的整个上表面上，并且用于增强焊料对凸块焊盘1420的粘附力。在本示例中，再分布层1408可以用作导电种子层，该导电种子层由诸如含铜的导电油墨或导电聚合物、或直接电镀导电剂(诸如，硫化钯)等材料制成。上钝化层1410可以覆盖下钝化层1406和粘附层1422并且与下钝化层1406和粘附层1422直接接触。在上钝化层1410中的孔可以将在再分布层1408的凸块焊盘1420上的粘附层1422暴露出来。粘附层1422可以由诸如铜、镍、金、钯、锡及其组合，或者一些其他的导电材料或其混合物等材料形成。然后，外部互连结构1414可以与粘附层1422直接接触。
[0070]人们已经发现，在再分布层1408上的粘附层1422改善了集成电路封装系统1400的可靠性。如果使用例如导电油墨形成再分布层1408，那么通过添加用作可焊性增强剂的粘附层1422可以改善再分布层1408的可焊性。焊料对粘附层1422的增强型粘附力确保了在外部互连结构1414与再分布层1408之间的更强联结，从而改善了可靠性并且降低了破裂或分层的机会。
[0071]上钝化层1410可以由可以是感光型的电介质来形成。上钝化层1410可以被图案化为带孔，以允许外部互连结构1414直接接触粘附层1422。由于再分布层1408的表面张力以及是用导电油墨进行印刷或沉积，所述导电油墨被固化以以使再分布层1408变硬，再分布层1408可以具有弯曲顶表面(在图15中看得更加清楚)。形成在再分布层1408上的粘附层1422可以具有再分布层1408的弯曲顶表面的特性形状并且具有粘附层1422的弯曲顶表面1424。弯曲顶表面1424可以具有例如作为弯曲顶表面1424的中心的最高点，诸如具有凸形。
[0072]人们已经发现，粘附层1422的弯曲顶表面1424改善了外部互连结构1414对粘附层1422的粘附力。相较于平坦表面，用于粘附外部互连结构1414的表面区域在粘附层1422的弯曲顶表面1424上有所增加，这实现了在弯曲顶表面1424与外部互连结构1414之间的更好联结。
[0073]现在参考图15，图中示出了沿图14的截面线15-15所做的图14的结构的截面视图。在该视图中可以更加清楚地看到粘附层1422的弯曲顶表面1424，该弯曲顶表面1424与再分布层1408的顶表面的弯曲形状一致。在截面中还可以看到迹线1418，其中，迹线1418的侧壁1536可见。侧壁1536在同一平面上。迹线1418可以具有低于30 μm的行距或间距。换一种方式进行描述，形成迹线1418的工艺可以具有低于30/30 μπι的宽度/间隔能力。换言之，迹线1418的宽度可以小于30 μ m，并且每个迹线1418可以与其他相邻迹线分开小于30 μ m的间隙。
[0074]现在参考图16，图中示出了与在制造的印刷阶段中的与图5的结构相似的结构。用于形成图14的集成电路封装系统1400的第二实施例的制造工艺，一直到应用图案掩模1628都与为达到图5的工序的制造工艺相同。自此开始，制造方法有所不同。
[0075]通过将导电油墨1632印刷或喷射到图案掩模1628的掩模开口 1630中来形成图14的再分布层1408，这限定了再分布层1408的侧向尺寸。在该示例中，导电油墨1632作为导电种子层沉积。这意味着，再分布层1408的高度小于例如掩模开口 1630的一半深度。
[0076]人们已经发现，印刷导电油墨1632来形成作为图14的集成电路封装系统的种子层的再分布层1408提高了工艺吞吐量并且减少了制造成本。因为导电油墨1632可以作为种子层直接印刷到掩模开口 1630中，所以无需随后的去除该种子层的多余部分的步骤，这减少了工序数以及减少浪费。
[0077]现在参考图17，图中示出了沿图16的截面线17-17所做的图16的结构的截面视图。可以看到再分布层1408具有弯曲顶表面。还可以清楚地看到作为种子层的再分布层1408的高度小于掩模开口 1630的深度的一半高度。
[0078]现在参考图18，图中示出了在制造的电镀阶段中的图16的结构。在沉积作为种子层的再分布层1408之后，可以经由诸如电解电镀或非电解无电镀等工艺将粘附层1422沉积在再分布层1408上。
[0079]现在参考图19，图中示出了在制造的电镀阶段中的图17的结构。在该视图中，可以更加清楚地看到图18的再分布层1408的迹线1418以及粘附层1422的弯曲顶表面1424的截面视图。粘附层1422可以沉积到图案掩模1628的掩模开口 1630中。粘附层1422可以具有大于再分布层1408的高度，并且粘附层1422的弯曲顶表面1424的顶部可以具有与图案掩模1628的顶部相同的高度。可以理解的是，因为粘附层1422沉积在再分布层1408上，所以粘附层1422的顶部可以采取与再分布层1408的曲率相同的弯曲特性，从而产生粘附层1422的弯曲顶表面1424。
[0080]将材料沉积到图案掩模1628中产生了通往再分布层1408和粘附层1422的侧壁1536。由于与掩模开口 1630的平面侧接触，所以这些侧壁1536在同一平面上。可以按照低于30 μπι的行距或间距来形成迹线1418。换一种方式进行描述，用导电油墨1632和形成粘附层1422的材料将迹线1418沉积到图案掩模1628中的工艺可以具有低于30/30 μπι的宽度/间隔能力。换言之，迹线1418的宽度可以小于30 μπι，并且每个迹线1418可以与其他相邻迹线分开小于30 μπι的间隙。
[0081]人们已经发现，印刷到图案掩模1628中的迹线1418大大提高了将再分布层1408的尺寸缩小为低于迹线的尺寸的能力，所述迹线通过在未图案化表面上印刷图16的导电掩模1632而形成。由于喷墨印刷的特性，在不使用图案掩模1628的情况下，当尝试使宽度/间隔能力低于30/30 μπι时，发生拖尾，这使印刷图案无法使用。结合导电油墨1632使用图案掩模1628具有以下益处:使导电油墨1632形成再分布层1408，同时以甚至低于10/10 μ m的宽度/间隔能力形成精细结构。在再分布层1408上同时又在图案掩模1628中电镀粘附层1422，还使粘附层1422将再分布层1408用作种子层同时维持图案掩模1628所限定的期望尺寸。
[0082]现在参考图20，图中示出了在制造的电镀阶段中的图18的结构的一部分的俯视图。在该视图中示出了图18的再分布层1408的图案完全被粘附层1422覆盖。迹线1418、芯片触点1416和凸块焊盘1420的图案清楚可见。集成电路管芯1402用虚线示出以指示被图案掩模1628覆盖。
[0083]示出两个集成电路管芯1402来指示晶圆级制造。在该图的中心处可见总线连接器2038，该总线连接器2038还可以用作锯线。总线连接器2038方便了将粘附层1422铺设穿过整个晶圆的连续电镀工艺。一旦已经去除掉图案掩模1628，所有迹线1418便连接至在单独单元之间的总线连接器2038，所述单独单元将变为图14的集成电路封装系统1400，沉积图14的上钝化层1410，附接图14的外部互连结构1414，并且，通过锯开或者切割总线连接器2038和包封1404而去除总线连接器2038。
[0084]示出的再分布层1408和粘附层1422的图案仅仅出于图示之目的，并且，可以理解的是，可以对再分布层1408进行不同地图案化。例如，虽然仅在集成电路管芯1402的一侧示出了扇出图案，但是，扇出图案可以位于集成电路管芯1402的所有侧。又例如，集成电路管芯1402和芯片触点1416的相对尺寸可以改变，使得芯片触点1416小于在图中示出的芯片触点。
[0085]因为迹线1418在将变为集成电路封装系统1400之物的边缘处全部连接至总线连接器2038，所以，这意味着向外延伸经过凸块焊盘1420的迹线1418将延伸至包封的边缘，以及，由于通过诸如锯开或切割等分离工艺与总线连接器2038分开，迹线1418的切口边缘将与图14的包封1404的边缘在同一平面上。分离工艺将留下包封1404的平面边缘和迹线1418的切口边缘。
[0086]现在参考图21，图中示出了根据本发明的进一步实施例的集成电路封装系统100的制造方法2100的流程图。该方法2100包括: