阵列基板及其制备方法、显示装置的制造方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002]在GOA模式的阵列基板中，用于驱动栅线的栅极驱动电路直接制作在阵列基板的边缘部。而栅极驱动电路通常由多个级联的移位寄存器构成，图1示出了一种常用的移位寄存器的电路结构，可见，其中包括多个存储电容C。
[0003]如图2所示，存储电容C的两极片通常分别与栅极驱动电路的薄膜晶体管的栅极
2、源漏极3、有源区4中的两个同层设置。图中以存储电容C由第二极片21 (与栅极2同层设置)和第四极片41 (与有源区4同层设置)组成为例。当然，存储电容C的两极片实际还应与其他结构相连，如第二极片21可与某薄膜晶体管的栅极连接，第四极片41可与接地端口相连；另外，阵列基板中还包括基底9、缓冲层5、栅绝缘层6等已知结构，在此不再详细描述。
[0004]在如图2所示的阵列基板中，存储电容C的第四极片41与有源区4同层设置，故其也是由半导体材料构成的，半导体材料的电阻较大，从而影响了存储电容C的性能。而若存储电容C的两极片分别与栅极2、源漏极3同层，则虽然其电阻较低，但由于栅极2和源漏极3间设有厚度较大的层间绝缘层7 (ILD)，故两极片间的距离过大，存储电容C的电容值降低，也不能满足需求。尤其随着窄边框显示装置的发展，栅极驱动电路的面积越来越小，其中存储电容的面积也不断缩小，电容值更加不能满足要求。
【发明内容】
[0005]本发明针对现有的阵列基板中的存储电容的极片面积不足，电容值小的问题，提供一种可在不扩大面积的情况下增加存储电容的电容值的阵列基板及其制备方法、显示装置。
[0006]解决本发明技术问题所采用的技术方案是一种阵列基板，其包括:
[0007]薄膜晶体管，包括有源区、源漏极、栅极；
[0008]设于所述有源区下方的由导电材料构成的遮光结构；
[0009]存储电容，包括间隔且相对设置的第一极片和第二极片；所述第一极片与遮光结构同层设置，所述第二极片与有源区、源漏极、栅极中的任意一种同层设置。
[0010]优选的是，所述第二极片与源漏极或栅极同层设置。
[0011]优选的是，所述存储电容还包括:通过过孔与第一极片相连的第三极片；所述第二极片设于第一极片与第三极片之间，而所述第二极片和第三极片分别与栅极、源漏极、有源区中不同的两个结构同层设置。
[0012]进一步优选的是，在远离阵列基板的基底的方向上，依次设有遮光结构、缓冲层、有源区、栅绝缘层、栅极、层间绝缘层、源漏极；且所述第二极片与栅极同层设置；所述第三极片与源漏极同层设置。
[0013]优选的是，所述遮光结构与第二极片所在层之间设有至少一个减薄绝缘层；所述第一极片上方没有所述减薄绝缘层，或第一极片上方的所述减薄绝缘层比遮光结构上方的减薄绝缘层的厚度小。
[0014]进一步优选的是，所述减薄绝缘层为覆盖在遮光结构上的缓冲层；所述有源区设于缓冲层上。
[0015]优选的是，所述有源区由低温多晶硅构成。
[0016]优选的是，所述阵列基板包括位于边缘部的栅极驱动电路，所述存储电容为栅极驱动电路中的存储电容。
[0017]解决本发明技术问题所采用的技术方案是一种显示装置，其包括:
[0018]上述的阵列基板。
[0019]解决本发明技术问题所采用的技术方案是一种上述的阵列基板的制备方法，其包括:
[0020]通过构图工艺形成包括所述第一极片和遮光结构的图形；
[0021]通过构图工艺形成所述第二极片的图形，并同时形成包括有源区、源漏极、栅极中的任意一种的图形。
[0022]其中，“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在在层叠关系上是处于同一个层之中的；但这并不表示二者与基底间的距离必定相同。
[0023]本发明的阵列基板中，存储电容的第一极片与遮光结构同层设置，故其增加了可设置极片的层，从而可在不增大存储电容的投影面积的情况下，增大其极片总面积，进而提高存储电容的电容值；另外，遮光结构是阵列基板中原有的结构，而存储电容的第一极片与其同步形成，故不需要为形成第一极片增加新的步骤，其工艺没有变复杂。
【附图说明】
[0024]图1为现有的一种移位寄存器的电路图；
[0025]图2为现有的一种阵列基板的局部剖面结构示意图；
[0026]图3为本发明的实施例的一种阵列基板的局部剖面结构示意图；
[0027]图4为本发明的实施例的一种阵列基板在形成有源区后的局部剖面结构示意图；
[0028]图5为本发明的实施例的一种阵列基板在对缓冲层进行减薄后的局部剖面结构示意图；
[0029]图6为本发明的实施例的一种阵列基板在形成层间绝缘层后的局部剖面结构示意图；
[0030]其中，附图标记为:11、第一极片；21、第二极片；31、第三极片；41、第四极片；1、遮光结构；2、栅极；3、源漏极；4、有源区；5、缓冲层；6、栅绝缘层；7、层间绝缘层；9、基底；C、存储电容。
【具体实施方式】
[0031]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0032]实施例1:
[0033]如图3至图6所示，本实施例提供一种阵列基板，其包括:
[0034]薄膜晶体管，其包括有源区4、源漏极3、栅极2 ;
[0035]存储电容C，其包括间隔且相对设置的第一极片11和第二极片21。
[0036]具体的，该阵列基板可为用于显示装置的阵列基板，其中包括用于实现不同功能的电路(如栅极驱动电路、像素电路等)，而这些电路中即包括薄膜晶体管和存储电容C。
[0037]优选的，本实施例的阵列基板包括位于边缘部的栅极驱动电路，而本实施例中描述的存储电容C也是指栅极驱动电路中的存储电容C。
[0038]这是因为通常而言，显示区中用于驱动像素的像素电路中的存储电容一般能够满足要求，而栅极驱动电路用于驱动栅线，其中所需的存储电容C的电容值一般较大，故本实施例优选针对栅极驱动电路中的用存储电容C。当然，本实施例的存储电容C也可为像素电路等其他电路中的存储电容。
[0039]在本实施例的阵列基板中，还包括至少设于有源区4下方的由导电材料构成的遮光结构1，而存储电容C的第一极片11与遮光结构I同层设置，其第二极片21则与有源区4、源漏极3、栅极2中的任意一种同层设置。
[0040]其中，“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在在层叠关系上是处于同一个层之中的；但这并不表示二者与基底9间的距离必定相同。
[0041]在现有的阵列基板中，为防止来自背光源的光线照射到薄膜晶体管的有源区4，故在有源区4下方可设置由钛等金属构成的遮光结构I。而在本实施例中，增加与遮光结构I同层设置的第一极片11，并将其作为存储电容C的一部分，这也就是增加了可能容纳存储电容C的极片的层，或者说增加了存储电容C的极片数，从而在保证存储电容C的投影面积不变的情况下增大极片的总面积，进而增大其电容值。
[0042]优选的，第二极片21与源漏极3或栅极2同层设置。
[0043]也就是说，存储电容C的第二极片21优选不与有源区4同层设置，而是与源漏极3或栅极2同层设置，这是因为与有源区4同层的极片必然由半导体材料构成，其电阻较高，不利于改善存储电容C的性能。
[0044]优选的，有源区4由低温多晶硅(LTPS)构成。
[0045]也就是说，优选用低温多晶硅作为薄膜晶体管的有源区4的材料。这是因为通常而言，低温多晶硅最怕受到光照，故用其作为有源区4时最需要设置遮光结构I。
[0046]当然，如果有源区4采用其他的半导体材料构成，也可使用上述遮光结构I。
[0047]优选的，存储电容C还包括:通过过孔与第一极片11相连的第三极片31，第二极片21设于第一极片11与第三极片31之间，而第二极片21和第三极片31分别与栅极2、源漏极3、有源区4中不同的两个结构同层设置。
[0048]也就是说，如图3所示，还可将位于不同层中的极片连接起来，共同构成存储电容的一极，从而在不改变存储电容C投影面积的情况下，进一步增大其极片的总面积(即增大极片的个数)，提高电容值。而由于上述遮光结构I和第一极片11 一般直接位于基底9上，其下方没有其他层结构，故优选将第一极片11与第三极片31连接，并将第二极片21夹在二者之间。
[0049]优选的，在远离阵列基板的基底9的方向上，依次设有遮光结构1、缓冲层5、有源区4、栅绝缘层6、栅极2、层间绝缘层7源漏极3 ;且
[0050]第二极片21与栅极2同层设置；
[0051]第三极片31与源漏极3同层设置。
[0052]也就是说，阵列基板的结构优选如图3所示，薄膜晶体管为顶栅形式，且源漏极3所在层位于栅极2所在层上方。由此，第二极片21与栅极2同层设置，作为存储电容C的一极，且被夹在第一极片11与第三极片31之间；而第三极片31则与源漏极3同层设置，且与第一极