定电荷，从而提供固定电荷和在栅极区域中相应的电压偏置。固定电荷可包括固定的非零电荷。在另一个实施例中，间隔材料可在碳纳米管处被蚀刻掉以在间隔区域暴露出碳纳米管。然后，可在碳纳米管的位于蚀刻掉的间隔区域中的部分应用化学电荷转移掺杂。通常，在沉积中，间隔材料附着至接触108和110以及衬底104和BOX层106，但不附着至CNT桥。例如，可使用原子层沉积(ALD)或化学气相沉积(CVD)形成间隔。
[0023]图5示出高k电介质沉积阶段。高k电介质材料122随后被沉积并与暴露的表面(包括暴露的碳纳米管沟道)共形。高k电介质材料122在第一接触108与第二接触110之间的CNT桥102上成核并环状涂敷，由此提供围绕CNT桥的栅极电介质材料。高k材料将栅极金属(参看图6)与碳纳米管桥分隔开。例如，可采用ALD沉积高k电介质材料。示范性的高k电介质材料可包括HfOJP Al 203，以及其它材料。在一个示范性的实施例中，高k电介质是无掺杂的。当操作完成的CNTFET时，来自间隔材料120的掺杂电荷(dopantcharges)会被转移至在CNT桥处的高k电介质以在该CNT桥处提供电压偏置。
[0024]图6示出了栅极沉积阶段。一旦沉积了高k电介质材料，就沉积栅极材料。栅极材料可以是金属，例如钯(Pd)，钨(W)或其它适合的栅极金属。可采用原子层沉积、溅射技术或其它已知的技术或技术的组合来沉积该栅极金属。沉积之后，栅极金属的一部分被沉积在位于第一接触108和第二接触110之间的包括蚀刻的凹陷112的空间中。因此，栅极全方位的围绕碳纳米管桥，形成全包围栅极晶体管。通过在蚀刻阶段形成悬浮碳纳米管桥而实现全包围栅极的几何结构。全包围栅极几何结构降低了杂散变化(stray change)和/或吸附分子(adsorbed molecules)的影响。
[0025]在栅极沉积中，所沉积的栅极金属的部分可溢出并在高k电介质表面上驻留，其涂敷第一接触108和第二接触110。在沉积了栅极金属之后，可通过图7所示的化学机械平坦化/抛光(CMP)对栅极溢出金属抛光，以便移除溢出的金属，从而露出第一接触(源极)108、栅极124以及第二接触(漏极)110的顶部表面。
[0026]图7因此描绘了采用本文所公开的示范性的方法制造的示范性的碳纳米管场效应晶体管。该示范性的CNT FET包括衬底，在其上直接布置有碳纳米管102。第一(源极)接触108和第二(漏极)接触110布置于衬底104之上以便每个接触覆盖位于接触与衬底之间的碳纳米管的部分。通过具有选定距离的间隙将第一接触与第二接触分隔开。在不同的实施例中，该选定的距离可约为30纳米。该碳纳米管102的一部分跨越第一接触108和第二接触110之间的距离以形成碳纳米桥或碳纳米沟道。栅极材料124被沉积在位于第一接触108和第二接触110之间的刻蚀的凹陷内以便环绕碳纳米管桥，从而提供全包围栅极碳纳米管晶体管。由于栅极构成是相对于源极108和漏极110的，所以该晶体管是自对准的。在不同的实施例中，栅极金属延伸至衬底的绝缘层106。此外，碳纳米管桥可被形成于碳纳米管桥和栅极金属之间的高k材料圆周的包围。间隔材料120可在栅极区域和源极及漏极接触之间提供分隔。该间隔可被选择性的掺杂以在栅极区域提供电压偏置。因此，掺杂的CNT FET可被操作为η型半导体。在一个示范性实施例中，源极108、栅极124以及漏极110的表面实质上是共平面的。如图8所示，在一个替代实施例中，一些金属栅极124可被蚀刻掉以便该金属栅极的顶表面140被凹陷至源极108和漏极110所限定的顶表面之下。使在CNT 102之上的额外的栅极金属凹陷可降低与该栅极有关的寄生电容。
[0027]在不同的替代实施例中，薄接触层可制造在其沉积之上。该接触可通过低k电介质材料层构成顶部，并在抛光栅极金属溢出的过程中被抛掉。在另一个替代实施例中，间隔材料和高k电介质两者都可包括同样材料，例如二氧化铪(HfO2)。在一个示范性实施例中，掺杂电荷被限制在间隔材料中。
[0028]图9示出了流程图900，用于说明本文所公开的CNT FET的示范性制造办法。在框901中，在衬底上沉积碳纳米管。在不同的实施例中，碳纳米管是半导体材料。该衬底通常位于绝缘层(BOX层)之上。在框903中，在衬底上形成源极和漏极接触。源极和漏极接触形成于部分碳纳米管之上并通过选定的距离彼此分隔开从而为栅极金属的沉积提供间隙。在框905中，源极和栅极接触之间的衬底被湿法蚀刻以在源极和漏极接触之间形成凹陷。湿法蚀刻工艺保留碳纳米管，从而在源极和漏极之间构成了碳纳米管桥。在一个示范性实施例中，衬底被蚀刻到BOX层。在框907中，在除碳纳米管之外的暴露表面上沉积掺杂的间隔材料，从而在栅极和源极、漏极中的每一个之间提供间隔。间隔材料从接触和硅衬底侧面生长以包围碳纳米管的一部分但没有沿着它的长度覆盖碳纳米管。掺杂的间隔材料提供掺杂剂，该掺杂剂基于CNT FET的完成而提供电荷转移。在框909中，在暴露的间隔材料表面和暴露的碳纳米管桥之上沉积高k材料，以环状的覆盖碳纳米管桥。当对栅极施加电压时，高k电介质材料为碳纳米管桥提供电场。从间隔材料转移至高k电介质材料的电荷在碳纳米管桥处提供电压偏置。在框911中，栅极材料被沉积(溅射)到晶体管上以填充衬底中的凹陷和位于源极、漏极接触之间的空间。所沉积的栅极材料构成了全包围了碳纳米管桥的栅极。
[0029]图10示出掺杂了 CNTFET的间隔材料时所具有的在漏极电流(Id)与栅极-源极电压(Vgs)关系曲线图上的效果。该关系对应的CNTFET具有30纳米沟道长度以及所示出的0.5V的源极-漏极电压。曲线1001示出的具有仅向间隔物以0.4/nm的浓度施加掺杂剂的CNTFET的关系图。由于Vgs增加，曲线1001的I d从大约10 _9A的OFF状态电流改变为大约10_5A的ON状态电流。曲线1003示出的是具有向间隔材料和在碳纳米管桥处的电介质材料以0.4/nm的浓度施加掺杂剂的CNTFET的关系。由于Vgs增加，曲线1003的I d从大约1-11A的OFF状态电流改变为大约1-5A的ON状态电流。因此，选择性掺杂间隔仅增加ON电流，并且，与具有掺杂的间隔和电介质的CNTFET相比，具有更小的泄漏电流和更好的切换行为(S卩，Id的斜率)。
[0030]本文所用的术语仅是为了描述具体实施方案的目的，而不是意在限制本公开的。如本文所使用的，单数形式〃 一 〃，〃 一个〃和〃该〃也意图包括复数形式，除非上下文另外明确指出。进一步理解的是，术语"包括"，当在本说明书中使用时，指定了所描述的特征、整数、步骤、操作、元件和/或部件，但不排除存在或增加一个以上其它特征、整数、步骤、操作、元件部件和/或它们的组合。
[0031]下面的权利要求书中相应的结构、材料、动作以及所有功能性装置或步骤的等同物旨在包括任何结构、材料或行为对于结合其它要求的元件执行功能作为特别要求保护。本公开的描述是为了说明和描述的目的，但并非意在穷举或限制为所公开的形式的公开内容。许多修改和变化对本领域的普通技术人员是显而易见而不脱离本公开的范围和精神。实施例的选择和描述是为了最好地解释本公开内容和实际应用的原理，以及使本领域的技术人员能够理解本公开的