非易失性存储器元件及其制造方法
【技术领域】
[0001]本发明是有关于一种非易失性存储器元件及其制造方法，特别有关于一种电阻式非易失性存储器元件及其制造方法。
【背景技术】
[0002]电阻式非易失性存储器(RRAM)因具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、存储时间长、非破坏性读取、多状态存储、元件工艺简单及可微缩性等优点，所以成为新兴非易失性存储器的主流。已知的电阻式非易失性存储器的基本结构为底电极、电阻转态层及顶电极构成的一金属-绝缘体-金属(metal-1nsulator-metal, MIM)叠层结构，且电阻式非易失性存储器的电阻转换(resistive switching,RS)阻值特性为元件的重要特性。然而，已知的电阻式非易失性存储器阵列会受限于字线(word line)、位线和源极线的配置而无法进一步提升配线空间。
[0003]因此，在此技术领域中，有需要一种电阻式非易失性存储器元件及其制造方法，以改善上述缺点。
【发明内容】
[0004]本发明目的在于提供一种非易失性存储器元件及其制造方法，用以改善上述缺点；具体的包括提供一种非易失性存储器元件，上述非易失性存储器元件包括一第一非易失性存储器单元，用来储存二位元数据，包括一第一晶体管和一第二晶体管，设置于一基板上，其中上述第一晶体管和上述第二晶体管共用一源极区，其中上述第一晶体管的一第一栅极和上述第二晶体管的一第二栅极为一字线的不同部分；一第一电阻转态元件和一第二电阻转态元件，分别耦接至上述第一晶体管的一第一漏极区和上述第二晶体管的一第二漏极区；一第一源极线，耦接至上述源极区；一第一位线，耦接至上述第一电阻转态元件；一第二位线，耦接至上述第二电阻转态元件，其中上述第一源极线、上述第一位线和上述第二位线位于一金属层且互相平行，其中上述字线分别垂直于上述源极线、上述第一位线和上述第二位线。
[0005]本发明的另一实施例提供一种非易失性存储器元件的制造方法，上述非易失性存储器兀件的制造方法，包括提供一基板；于上述基板上沿一第一方向形成一栅极条状结构，其中上述栅极条状结构作为一字线；于上述栅极条状结构的一第一侧形成一第一源极区和一第二源极区，且于栅极条状结构的一第二侧形成一第一对漏极区和一第二对漏极区；于上述基板上形成一第一源极接触，耦接至上述第一源极区和上述第二源极区；于上述基板上形成一第一至第四底电极接触插塞，分别耦接至上述第一对漏极区和上述第二对漏极区；于上述第一至第四底电极接触插塞上形成一第一至第四电阻转态元件；于上述第一至第四电阻转态元件上形成一第一顶电极接触插塞和一第二顶电极接触插塞，其中上述第一顶电极接触插塞耦接至上述第一和第二电阻转态元件、上述第二顶电极接触插塞耦接至上述第三和第四电阻转态元件；于上述第一源极接触形成一源极接触接触插塞；于上述第一顶电极接触插塞和上述第二顶电极接触插塞上形成一第一位线和一第二位线，其中上述第一位线和上述第二位线分别耦接至上述第一顶电极接触插塞和上述第二顶电极接触插塞；于上述源极接触接触插塞上形成一第一源极线，其中上述第一源极线耦接至上述第一源极区，其中上述第一源极线、上述第一位线和上述第二位线位于一金属层且沿一第二方向延伸且互相平行，其中上述字线分别垂直于上述源极线、上述第一位线和上述第二位线。
[0006]本发明的有益技术效果在于:通过本发明使得源极线和位线位于相同金属层且互相平行，且使字线分别垂直于上述源极线和上述第二位线，大大增加了配线空间。
【附图说明】
[0007]图1为本发明一实施例的一非易失性存储器元件的电路示意图，其包括多个非易失性存储器单元构成的阵列。
[0008]图2为本发明一实施例的一非易失性存储器元件的立体示意图。
[0009]图3A为沿图2的A-A’切线的剖面图，其显示非易失性存储器单元与位线的电连接关系。
[0010]图3B为沿图2的B-B’切线的剖面图，其显示非易失性存储器单元与源极线的电连接关系。
[0011]图4-图6为本发明一实施例的一非易失性存储器元件的制造方法的工艺剖面图，其显示形成顶电极插塞的双镶嵌工艺。
[0012]图7为本发明一实施例的一非易失性存储器元件的制造方法的流程图。
[0013]图8为由本发明实施例的非易失性存储器单元构成的一晶体管一电阻(ITlR)电阻式非易失性存储器(RRAM)阵列。
[0014]附图标记
[0015]600?非易失性存储器元件；
[0016]500,500-1,500-2?非易失性存储器单元；
[0017]Tl?第一晶体管；
[0018]T2?第二晶体管；
[0019]T3、T4?晶体管；
[0020]S1、S2?源极区；
[0021]Rl?第一电阻转态元件；
[0022]R2?第二电阻转态元件；
[0023]R3、R4?电阻转态元件；
[0024]Dl?第一漏极区；
[0025]D2?第二漏极区；
[0026]D3、D4 ?漏极；
[0027]WL、WLl ?字线；
[0028]SLl?第一源极线；
[0029]SL2?第二源极线；
[0030]BLl?第一位线；
[0031]BL2?第二位线；
[0032]BL3?第三位线；
[0033]Gl?第一栅极；
[0034]G2?第二栅极；
[0035]G3、G4 ?栅极；
[0036]200 ?基板；
[0037]201?隔绝结构；
[0038]202 ?表面；
[0039]202-1 ?第一侧；
[0040]202-2 ?第二侧；
[0041]204?第一源极接触；
[0042]205-1?第一源极区；
[0043]205-2?第二源极区；
[0044]203-1?第一对漏极区；
[0045]203-2?第二对漏极区；
[0046]203-1A?第一漏极区；
[0047]203-1B?第二漏极区；
[0048]207、208、226 ?介电层；
[0049]210-1A、210-1B、210-2A、210-2B ?电阻转态元件；
[0050]206-1Α、206-1Β、206-2Α、206-2Β ?底电极接触插塞；
[0051]224-1、224-2?顶电极接触插塞；
[0052]224-3?源极接触插塞；
[0053]212?第一绝缘层；
[0054]214?第二绝缘层；
[0055]215-1Α、215-1Β、215-2Α、2152Β、220-1、220-2 ?开口 ；
[0056]N1、N2、N3 ?节点
[0057]216-1A、216-1B、216-2A、216-2B ?第三绝缘材料图案；
[0058]218?第四绝缘层；
[0059]222?栅极条状结构；
[0060]228-1、228-2、228-3 ?接触插塞；
[0061]400?第一方向；
[0062]402?第二方向；
[0063]Vl?第一电压；
[0064]V2?第二电压；
[0065]V3?第三电压；
【具体实施方式】
[0066]本发明实施例提供一种非易失性存储装置，例如为一电阻式非易失性存储器(RRAM)装置，其中电阻式非易失性存储器(RRAM)单元用来储存二位元数据。上述非易失性存储装置设计使源极线和位线位于相同金属层且互相平行，且使字线位于另一金属层且分别垂直