蚀ICP等干法刻蚀法先去除没被所述第一光致抗蚀剂30覆盖的场氧化层20的部分厚度，例如，去除的场氧化层20的厚度为所述场氧化层20总厚度的1/3?2/3。在本实施例中，去除的场氧化层20的厚度为所述场氧化层20总厚度的1/2。
[0049]如图8及图15所示，接着进行步骤3) S13，采用湿法腐蚀工艺去除没被所述第一光致抗蚀剂30覆盖的场氧化层20的剩余部分厚度，并使剩余的场氧化层20形成倾斜侧壁。
[0050]作为示例，采用HF溶液或BOE溶液等对所述场氧化层20进行腐蚀，直至将没被所述第一光致抗蚀剂30覆盖的场氧化层20的剩余部分厚度全部去除，由于湿法腐蚀的各向同性性质，剩余的场氧化层20会形成一个倾斜侧壁，并且，先采用干法刻蚀去除部分的场氧化层20后再用湿法腐蚀完全去除，可以在保证去除的效率，并获得形貌良好的倾斜侧壁。
[0051]作为示例，剩余的场氧化层20的倾斜侧壁与半导体衬底10的夹角为30?60度。在本实施例中，所述倾斜侧壁与半导体衬底10表面的夹角大约为45度。
[0052]需要说明的是，使所述场氧化层20形成倾斜侧壁，可以避免后续光致抗蚀剂等有机的在场氧化层20处的堆积，大大提闻了后续工艺的稳定性，并提闻最终广品的良率。
[0053]如图9及图15所示，然后进行步骤4) S14，去除所述第一光致抗蚀剂30，于所述半导体衬底10表面形成第一硬掩膜40，于所述第一硬掩膜40及剩余的场氧化层20表面形成第二硬掩膜50，于所述第二硬掩膜50表面形成第二光致抗蚀剂60。
[0054]作为示例，所述第一硬掩膜40的厚度小于所述场氧化层20的厚度。在本实施例中，所述第一硬掩膜40覆盖于所述剩余的场氧化层20的倾斜侧壁的一部分，所述第二硬掩膜50覆盖于所述第一硬掩膜40、所述倾斜侧壁的剩余部分及所述场氧化层20的上表面。
[0055]作为示例，所述第一硬掩膜40为二氧化硅层、氮化硅层或氮氧化硅层。在本实施例中，所述第一硬掩膜40为采用化学气相沉积法形成的二氧化硅层。
[0056]作为示例，所述第二硬掩膜50为氮氧化硅层。具体地，采用化学气相沉积法形成所述氮氧化硅层。由于采用化学气相沉积法形成的氮氧化硅层具有非常平滑的表面，可以使所述倾斜侧壁处变得非常平滑，而且，相对于现有的垂直侧壁的场氧化层20，倾斜侧壁可以极大程度地降低后续工艺中有机物的堆积。
[0057]作为示例，采用旋涂的方法形成第二光致抗蚀剂60，采用旋涂的方法步骤简单，可以降低工艺成本。当然，也可以采用其它的方法形成所述第二光致抗蚀剂60，并不限定于此。
[0058]如图10?图13及图15所示，然后进行步骤5) S15，通过光刻工艺及刻蚀工艺于所述第二光致抗蚀剂60、第二硬掩膜50及第一硬掩膜40中形成刻蚀窗口 70，通过所述刻蚀窗口 70对所述半导体衬底10进行刻蚀形成沟槽结构80。
[0059]具体地包括步骤:
[0060]首先，如图10所示，于所述第二硬掩膜50表面旋涂第二光致抗蚀剂60后，采用光刻工艺形成光刻窗口；
[0061]然后，如图11所示，采用刻蚀工艺刻蚀所述第二硬掩膜50及第一硬掩膜40，形成刻蚀窗口 70 ；
[0062]接着，如图12所示，去除所述第二光致抗蚀剂60 ；
[0063]最后，如图13所示，通过所述刻蚀窗口 70对所述半导体衬底10进行刻蚀形成沟槽结构80。通过上述方法可以获得形貌良好的沟槽结构80，避免了 IGSS电流的产生，有效的提闻的广品的稳定性和性能。
[0064]如图14及图15所示，最后进行步骤6) S16，于所述沟槽结构80内填充导电材料90 ο
[0065]作为示例，先去除所述第二硬掩膜50及第一硬掩膜40，再于所述沟槽结构80内填充导电材料90，在本实施例中，所述导电材料90为Cu、Al、W等金属材料、或多晶硅等其它的导电材料，另外，其它的导电材料也使用于本发明，并不限定于此处所列举的几种。
[0066]如上所述，本发明提供一种半导体器件终端结构的制造方法，包括步骤:1)提供表面形成有场氧化层20的半导体衬底10，形成覆盖于所述场氧化层20终端区域的第一光致抗蚀剂30 ；2)采用干法刻蚀工艺去除没被所述第一光致抗蚀剂30覆盖的场氧化层20的部分厚度；3)采用湿法腐蚀工艺去除没被所述第一光致抗蚀剂30覆盖的场氧化层20的剩余部分厚度，并使剩余的场氧化层20形成倾斜侧壁；4)去除所述第一光致抗蚀剂30，于所述半导体衬底10表面形成第一硬掩膜40，于所述第一硬掩膜40及剩余的场氧化层20表面形成第二硬掩膜50，于所述第二硬掩膜50表面形成第二光致抗蚀剂60 ；5)通过光刻工艺及刻蚀工艺于所述第二光致抗蚀剂60、第二硬掩膜50及第一硬掩膜40中形成刻蚀窗口70，通过所述刻蚀窗口 70对所述半导体衬底10进行刻蚀形成沟槽结构80。本发明采用干法刻蚀-湿法腐蚀两步形成具有倾斜侧壁的场氧化层20，避免的有机物的堆积；氮氧化硅硬掩膜可以有效提高终端沟槽结构80的轮廓质量，降低漏电流；本发明可以有效降低IGSS和提高产品的良率，而且步骤简单，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0067]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种半导体器件终端结构的制造方法，其特征在于，包括步骤: 1)提供表面形成有场氧化层的半导体衬底，形成覆盖于所述场氧化层终端区域的第一光致抗蚀剂； 2)采用干法刻蚀工艺去除没被所述第一光致抗蚀剂覆盖的场氧化层的部分厚度； 3)采用湿法腐蚀工艺去除没被所述第一光致抗蚀剂覆盖的场氧化层的剩余部分厚度，并使剩余的场氧化层形成倾斜侧壁； 4)去除所述第一光致抗蚀剂，于所述半导体衬底表面形成第一硬掩膜，于所述第一硬掩膜及剩余的场氧化层表面形成第二硬掩膜，于所述第二硬掩膜表面形成第二光致抗蚀剂； 5)通过光刻工艺及刻蚀工艺于所述第二光致抗蚀剂、第二硬掩膜及第一硬掩膜中形成刻蚀窗口，通过所述刻蚀窗口对所述半导体衬底进行刻蚀形成沟槽结构。2.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:还包括步骤6)，于所述沟槽结构内填充导电材料。3.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:所述半导体器件为U型沟槽MOSFET器件。4.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:步骤2)去除的场氧化层的厚度为所述场氧化层总厚度的1/3?2/3。5.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:步骤3)中，剩余的场氧化层的倾斜侧壁与半导体衬底的夹角为30?60度。6.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:步骤4)中，所述第一硬掩膜覆盖于所述剩余的场氧化层的倾斜侧壁的一部分，所述第二硬掩膜覆盖于所述第一硬掩膜、所述倾斜侧壁的剩余部分及所述场氧化层的上表面。7.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:所述第一硬掩膜为二氧化硅层、氮化硅层或氮氧化硅层。8.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:所述第一硬掩膜的厚度小于所述场氧化层的厚度。9.根据权利要求1所述的半导体器件终端结构的制造方法，其特征在于:所述第二硬掩膜为氮氧化娃层。10.根据权利要求9所述的半导体器件终端结构的制造方法，其特征在于:采用化学气相沉积法形成所述氮氧化硅层。
【专利摘要】本发明提供一种半导体器件终端结构的制造方法，包括：1）提供表面形成有场氧化层的半导体衬底，形成覆盖于所述场氧化层终端区域的第一光致抗蚀剂；2）采用干法刻蚀工艺去除场氧化层的部分厚度；3）采用湿法腐蚀工艺去除场氧化层的剩余部分厚度，并使剩余的场氧化层形成倾斜侧壁；4）形成第一硬掩膜、第二硬掩膜及第二光致抗蚀剂；5）通过光刻工艺形成刻蚀窗口，通过所述刻蚀窗口对所述半导体衬底进行刻蚀形成沟槽结构。本发明采用干法刻蚀-湿法腐蚀两步形成具有倾斜侧壁的场氧化层，避免的有机物的堆积；氮氧化硅硬掩膜可以有效提高沟槽结构的轮廓质量，降低漏电流；有效降低了IGSS和提高产品的良率，而且步骤简单，适用于工业生产。
【IPC分类】H01L21/308, H01L21/336, H01L21/28
【公开号】CN105097531
【申请号】CN201410196017
【发明人】张哲 , 张冠杰, 徐昊, 刘义
【申请人】中芯国际集成电路制造(上海)有限公司, 中芯国际集成电路制造(北京)有限公司
【公开日】2015年11月25日
【申请日】2014年5月9日