ar与侧表面46br之间。侧表面46as和侧表面46ar面向彼此。侧表面46bs和侧表面46br面向彼此。
[0056]在实例中，侧表面46ar实质上平行于侧表面46as。侧表面46br实质上平行于侧表面46bs。
[0057]因此，在衬底40中，多个凹部45中的每一个包括面向彼此的第一侧表面和第二表面。第一侧表面是例如侧表面46as和侧表面46bs。第二侧表面是例如侧表面46ar和侧表面 46br0
[0058]多个斜表面41是多个凹部45的第一侧表面(侧表面46as和侧表面46bs)。
[0059]在实例中，第二侧表面(侧表面46ar、侧表面46br等)平行于第一侧表面(侧表面46as和侧表面46bs)。
[0060]在实施方案中，如下所述，凹部45的延伸方向(第一方向D1)被设置为相对于衬底40的晶体取向倾斜指定角度。换言之，斜表面41 (例如侧表面46as和侧表面46bs)的延伸方向(第一方向D1)被设置为相对于衬底40的晶体取向倾斜指定角度。通过从这样的斜表面41进行晶体生长，氮化物半导体层15的c轴16相对于第二方向D2倾斜。
[0061]斜表面41还相对于第三方向D3倾斜。从斜表面41上生长的氮化物半导体层15的c轴16与第三方向D3相交。c轴16相对于第三方向D3倾斜。
[0062]根据实施方案的氮化物半导体层15是通过从衬底40的所述斜表面41 (例如，侧表面46as和侧表面46bs)进行晶体生长而形成。
[0063]衬底40包括例如娃、蓝宝石、尖晶石、GaAs、InP、ZnO、Ge、SiGe或SiC之一。举例来说，衬底40的晶格常数不同于氮化物半导体层15的晶格常数。衬底40的热膨胀系数不同于氮化物半导体层15的热膨胀系数。
[0064]在衬底40所具有的晶格常数或热膨胀系数中的至少一者不同于氮化物半导体层15的情况下，衬底40的弯曲程度容易变大。当衬底40的弯曲变得过大时，容易出现裂纹。
[0065]另一方面，在具有c平面作为主表面的氮化物半导体层形成异质结构的情况下，会产生较大极化电场；且影响装置性能。在主表面为不同于c平面的平面(半极性平面或非极性平面)的情况下，举例来说，能抑制功能层中所产生的内部电场；且改善装置性能。然而，已发现在于具有不同的晶格常数或热膨胀系数的衬底上形成具有半极性平面或非极性平面的晶体的情况下，衬底特别容易出现弯曲和裂缝。
[0066]根据本申请发明人的研究，发现所述弯曲和裂缝的出现取决于氮化物半导体层的特征在X-Y平面上的各向异性。举例来说，在氮化物半导体层中，a轴方向上的热膨胀系数不同于c轴方向上的热膨胀系数。当在此种情况下使用具有半极性平面或非极性平面的晶体时，a轴分量和c轴分量存在于X-Y平面中。因此，X-Y平面的两个方向上的热膨胀系数彼此不同。换言之，热膨胀系数在该平面上具有各向异性。因此，弯曲也容易出现各向异性。一个方向上的弯曲变大。因此，特别容易出现裂缝。
[0067]在实施方案中，氮化物半导体层15的c轴16与第三方向D3相交。换言之，将具有半极性平面或非极性平面的氮化物半导体用作氮化物半导体层。从而抑制内部电场。举例来说，抑制功能层中所产生的内部电场。在此种情况下，氮化物半导体层15的c轴16相对于第一方向D1倾斜。从而，举例来说，抑制热膨胀系数的平面内各向异性。从而抑制弯曲；且抑制裂缝。在改善装置的特性的同时，获得高产率。
[0068]氮化物半导体层15是通过接合从多个斜表面41生长的晶体而形成。多个晶体是多个区域(例如，第一区15a、第二区15b等)。晶体在多个区域之间的边界17处接合。在晶体接合的边界17处产生应力。举例来说，在与边界17相交的方向产生拉伸应力。在热膨胀系数的各向异性在边界17处较大的情况下，在边界17处在一个方向上施加大应力。因此，容易出现弯曲和裂缝。
[0069]根据实施方案的氮化物半导体层15中，c轴16被设置为相对于两个区域(例如，第一区15a和第二区15b)之间的边界17的延伸方向(第一方向D1)倾斜。换言之，c轴16被设置为相对于第二方向D2倾斜。从而，边界17上出现的热膨胀系数各向异性可能较小。根据所述实施方案，能放松应力；可以抑制弯曲；并且可以抑制裂缝。
[0070]根据实施方案，获得了具有高生产率的氮化物半导体层和氮化物半导体装置。
[0071]热膨胀系数的各向异性描述如下。
[0072]图2是显示根据第一实施方案的氮化物半导体装置的示意性剖视图。
[0073]在图2中所示的实例中，氮化物半导体层15包括例如基础层(foundat1nlayer) 50和功能层10。在该实例中，氮化物半导体层15还包括缓冲层60。
[0074]衬底40是例如(113)面硅衬底。
[0075]衬底40具有多个凹部45。多个斜表面41分别设在多个凹部45中。
[0076]缓冲层60设在衬底40的一部分(多个斜表面41)上。基础层50设在缓冲层60上。功能层10设在基础层50上。缓冲层60、基础层50和功能层10按此顺序依序形成在衬底40上。进行外延生长以形成这些层。缓冲层60、基础层50和功能层10是氮化物半导体。
[0077]遮罩层(mask layer) 64可以设在衬底40 (除凹部45以外)的上表面40u上。遮罩层64包括例如氧化硅膜(Si02)和/或氮化硅膜(SiNx)。存在缓冲层60未设在遮罩层64的至少一部分上的情况。基础层50设在缓冲层60上和遮罩层64上。
[0078]缓冲层60包括例如A1N层。A1N层的厚度为例如约100纳米(nm)。A1N层与衬底40接触。
[0079]缓冲层60可以包括GaN。在使用GaN作为缓冲层60的情况下，GaN层的厚度为例如约30nm。缓冲层60可以包括氮化物半导体的混合晶体(例如AlGaN、InGaN等)。
[0080]A1N与硅之间不容易发生化学反应。在衬底40包括硅衬底的情况下，使用A1N作为与硅衬底接触的缓冲层60。从而，举例来说，抑制由于硅与镓等之间的反应而发生的回熔蚀刻(meltback etching)。
[0081]在缓冲层60中，A1N层宜为单晶的。单晶A1N层可以通过在1000°C或更高的高温下进行A1N的外延生长来形成。
[0082]硅半导体与氮化物半导体的热膨胀系数之间的差异较大。在使用硅衬底作为衬底40的情况下，衬底40与氮化物半导体之间的热膨胀系数差异大于其他材料。因此，衬底40在外延生长之后出现的弯曲较大；且特别容易出现裂缝。
[0083]举例来说，在通过使用单晶A1N的缓冲层60进行外延生长时，可以在氮化物半导体内形成应力。从而，可以抑制衬底40在生长结束之后弯曲。
[0084]宜在缓冲层60 (A1N层)中形成拉伸应力(应变)。通过A1N层中形成的拉伸应力(应变)来抑制衬底40与缓冲层60之间的界面上的缺陷形成。
[0085]基础层50包括例如GaN层。基础层50可以包括铟(In)。通过包括In的基础层50来缓解基础层50与衬底40 (例如硅衬底)之间的晶格失配；且抑制错位的发生。在基础层50包括In的情况下，晶体生长中容易发生In解吸附反应。In组成比宜不超过0.5。从而可以获得具有良好平坦性的基础层50。
[0086]从衬底40的多个凹部45的侧表面(斜表面41)上选择性地生长基础层50。从相邻的凹部45的侧表面生长的多个晶体(GaN晶体)彼此相遇。多个晶体会接合。随着生长继续进行，GaN晶体的上表面(第一表面15f)变得平坦且平行于衬底40的上表面40u (主表面40a)。
[0087]举例来说，在使用(113)面硅衬底作为衬底40的情况下，氮化物半导体层15的(11-22)面平行于第一表面15f。换言之，(11-22)表面平行于衬底40的上表面40u (主表面40a)。在此种情况下，氮化物半导体层15的c轴16与垂直于第一表面15f的轴(Z轴)之间的角度为约58度。换言之，第一表面15f与氮化物半导体层15的c轴16之间的角度θ 1为约32度。
[0088]因此，使用其中形成有不平整结构(多个凹部45)的衬底40 ;且在凹部45的侧表面上选择性地生长氮化物半导体晶体。从而，氮化物半导体层15的c轴16 (例如基础层
50)相对于衬底40的上表面40u(主表面40a)倾斜。
[0089]功能层10的c轴实质上平行于基础层50的c轴。相应地，功能层10的c轴16相对于第二方向D2倾斜。功能层10的c轴16相对于第三方向D3 (与上表面40u垂直的方向)倾斜。
[0090]在实例中，氮化物半导体装置110是发光装置。功能层10包括例如第一半导体层11、活性层13 (例如，发光层)和第二半导体层12。第一半导体层11被安置在第二半导体层12与衬底40之间。第二半导体层12在第三方向D3上与第一半导体层11隔开。活性层13被安置在第二半导体层12与第一半导体层11之间。第一半导体层是第一导电型。第二半导体层是第二导电型。第一导电型是例如η型；且第二导电型是例如ρ型。
[0091]活性层13包括多个阻挡层，和设在多个阻挡层之间的阱层(well layer)。阻挡层包括例如GaN。阱层包括例如InGaN(例如，In0.15Ga0.85N)。活性层13具有MQff(多量子阱)结构或SQW(单量子阱)结构。功能层10的厚度为例如不少于1微米(ym)且不超过5 μ m，例如，约3.5 μ m。功能层10的厚度可以为例如约2 μ m。
[0092]在实例中，第一半导体层11、活性层13和第二半导体层12按此顺序堆叠在衬底40上。
[0093]在本说明书中，堆叠状态包括彼此接触的重叠状态和中间插入另一层的重叠状态。设在某一组件上的状态包括被设成直接接触的状态和被设成中间插入另一层的状态。
[0094]如下所述，存在氮化物半导体装置110以去除衬底40、缓冲层60和基础层50的状态使用的情况。
[0095]举例来说，功能层10的至少一部分(例如，第一半导体层11或第二半导体层12中的至少一者)的杂质浓度高于基础层50的杂质浓度。
[0096]图3A至图3C是依工艺顺序的示意性剖视图，显示了用于制造根据第一实施方案的氮化物半导体装置的方法。
[0097]如图3A中所示来制备衬底40。衬底40包括例如(113)面硅衬底。硅衬底的定向平面(orientat1n flat)的取向是例如〈_110>方向。在娃衬底上形成用于形成遮罩层64的二氧化硅膜64f衬底。二氧化硅膜64f是例如热氧化物膜。二氧化硅膜64f的厚度为例如约100纳米(nm)。在氧化娃膜64f上形成具有规定配置的抗蚀膜65。抗蚀膜65的配置为例如条带配置。条带的延伸方向被设置为从衬底40的晶体取向倾斜规定角度。条带的延伸方向从硅〈21-1〉方向朝〈110〉方向倾斜规定角度。倾斜的角度不小于5度且不超过85度。
[0098]抗蚀膜65的宽度(在与条带延伸方向正交的方向上的长度)是例如约3 μπι。抗蚀膜65的开口(多个条带之间的间距)的宽度是例如约7 μπι。条带的周期是例如约10 μ m。
[0099]使用抗蚀膜65作为遮罩，去除开口处的氧化硅膜64f。去除包括例如使用经过缓冲的氟氢酸进行蚀刻。可以在去除之前进行02 asher处理。提高了亲水性；且提高了蚀刻均勾性。在去除氧化娃膜64f的一部分之后，去除抗蚀膜65。从而形成遮罩层64。
[0100]如图3B中所示，使用遮罩层64作为遮罩对衬底40进行图案化。S卩，在衬底40上制造具有多个条带配置的凹部45。图案化包括例如使用氢氧化钾(Κ0Η)溶液(25wt%，45°C )处理例如15分钟。由于硅蚀刻速率的各向异性，凹部45的侧表面相对于Z轴倾斜。换言之，形成斜表面41。在通过Κ0Η溶液蚀刻硅的情况下，对硅的(111)面的蚀刻速率比其他其他晶面的慢；且硅的(111)面容易形成为斜表面41。在图案化中，可使用干式蚀刻形成斜表面41。
[0101]从而获得了具有多个凹部45的衬底40，所述凹部45具有倾斜侧表面。凹部45的一些侧表面(侧壁)是硅的(1-11)面。侧表面(斜表面41)相对于衬底40的上表面40u的(113)面倾斜。(113)面与侧表面(斜表面41)之间的角度为约58.5度。从斜表面41 (即(1-11)面)生长氮化物晶体。一些侧表面(侧壁)不限于(1-11)面；且侧表面足以充当等效于(111)面的晶面(表达为{111}面的晶面，作为使用米勒指数的包括性表达)，诸如(11-1)面，(-11-1)面等。通过形成等效于硅的(