电层218来保留。如图4C所示，旋涂介电层270的部分(例如，坚固过的部分)也保留。
[0035]参考图4D，旋涂介电层270保留的部分被移除，例如，通过干法或湿法刻蚀过程。栅介电层214然后在隔离介电层218上和电荷俘获层被暴露的部分(例如，示出为区212A和212B)上形成。栅电极216然后被沉积至完全填满槽250。要理解，化学机械抛光(CMP)操作可以被用于将上述材料限制于槽250。还要理解，随后的加工，比如背端介电(back enddielectric)和金属化加工可以被用于基于多个装置(比如图4D的装置200)来形成集成电路。
[0036]作为另一个示例，图5A_f5D依照本发明示出在制作具有物理和电隔离电荷俘获区域的存储器元件的方法中各个操作的截面图。
[0037]参考图5A，槽250在层间介电层260内形成。在一个实施例中，槽250通过替换栅加工方案(以下更细节地描述)形成，留下源和漏区(204和206)相应地与槽250自对准。隧道介电层210’然后在槽250里形成。电荷俘获层的区212A’和212B’然后在槽250内、在隧道介电层210’上形成。在一个实施例中，隧道介电层210’和电荷俘获层的区212A’和212B’通过沉积和刻蚀(例如，通过间隔形成方法)形成，提供电荷俘获层的区212A’和212B’下的和沿它们的侧壁的隧道介电层210’。在一个实施例中，如在图5A中所示，隧道介电层210’在电荷俘获层的区212A’与212B’之间的部分也被移除。
[0038]参考图5B，倾斜注入过程274’选择性地用于破坏衬底208在电荷俘获层的区212A’与212B’之间的暴露的部分。在一个实施例中，倾斜注入过程274’用于破坏来自块硅衬底的暴露的硅。
[0039]参考图5C，衬底208在区212A’与212B’之间的被破坏的部分被氧化以形成隔离介电层218’。在一个实施例中，硅衬底被破坏的部分被氧化以形成氧化硅或二氧化硅隔离介电层218’。
[0040]参考图5D，栅介电层214然后在隔离介电层218’上和在电荷俘获层(例如，示出为区212A’和212B’)被暴露的部分上和在隧道介电层210’被暴露的部分(例如，暴露的侧壁部分)上形成。栅电极216然后被沉积至完全填满槽250。要理解，化学机械抛光(CMP)操作可以被用于将上述材料限制于槽250。还要理解，随后的加工，比如背端介电和金属化加工可以被用于基于多个装置(比如图f5D的装置200’ )来形成集成电路。
[0041]再次参考图4A和5B，替换栅过程可以用于对于最终装置制作提供开始结构。在此类方案中，伪(du_y)栅材料(比如多晶娃或氮化娃柱(pillar)材料)可以被移除而使得用装置200的最终(永久的)材料替换。在一实施例中，伪栅通过干法刻蚀或湿法刻蚀过程移除。在一个实施例中，伪栅由多晶硅或非晶硅组成且用包括使用干法刻蚀过程来移除。在另一个实施例中，伪栅由多晶硅或非晶硅组成且用包括使用ΝΗ40Η水溶液或四甲基氢氧化铵的湿法刻蚀过程来移除。在一个实施例中，伪栅由氮化硅组成且用包括磷酸水溶液的湿法刻蚀来移除。在一实施例中，伪介电层还被包括(例如，二氧化硅层)且被移除以用于替换为隧穿介电层，例如，通过用氢氟酸(HF)水溶液或蒸汽来处理。
[0042]因此，总的来说，在一实施例中，描述了使用具有在俘获位置之间电或物理分开的局域化俘获的闪速存储器元件。通过此类装置终端的适当偏压，电荷俘获/存储能够在俘获/存储薄膜边缘附近发生。通过在按比例缩减的生成节点(downscaled generat1nnode)使用高_k和金属-栅过程，实施例可以能够实现相对常规闪速元件的位元件(bitcell)密度的位元件密度提高。实施例可以允许在隧穿、俘获/存储和栅材料选择中的灵活性，以用于例如编程/擦除/读取电压、速度、保持和持久性的调节。
[0043]本文描述的实施例可以适用于某些设计，它们要求嵌入在多功能芯片中的闪速存储器，例如嵌入在芯片上系统(SoC)产品中。当前的闪速存储器元件不可按比例缩小至更小的设计大小的。相反，在一实施例中，如本文描述的具有隔离电荷位置的闪速存储器元件能够实现更小的装置，以及因此，更小的电路设计和占用空间(footprint)。
[0044]图6依照本发明的一个实现示出计算装置600。计算装置600容纳了板602。板602可以包括多个组件，包括但不限于处理器604和至少一个通信芯片606。处理器604物理和电親合于板602 ο在一些实现中，所述至少一个通信芯片606也物理和电親合于板602。在另外的实现中，通信芯片606是处理器604的部分。
[0045]取决于它的应用，计算装置600可以包括其它组件，其可以或可以不物理和电耦合于板602。这些其它组件包括，但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器(crypto processor)、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、摄像机、大容量存储器装置(比如，硬盘驱动器、光盘(CD)、数字多功能光盘(DVD)，等等)。
[0046]通信芯片606能够实现无线通信以用于至或自计算装置600的数据传送。术语“无线”以及它的派生可以被用于描述电路、装置、系统、方法、技术、通信信道等等，其可以通过穿过非固体媒介的调制的电磁辐射的使用来通信数据。所述术语不意味着相关的装置不包含任何线，虽然在一些实施例中它们可能没有包含任何线。通信芯片606可以实现多个无线标准或协议中的任何标准或协议，包括但不限于WiFi (IEEE 802.11族)、WiMAX(IEEE802.16 族)、IEEE 802.20、长期演进(LTE)、Ev_DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA, TDMA、DECT、蓝牙、其派生物，以及任何其它无线协议(其指定作为3G、4G、5G及之外的)。计算装置600可以包括多个通信芯片606。例如，第一通信芯片606可以贡献于更短范围无线通信(比如W1-Fi和蓝牙)以及第二通信芯片606可以贡献于更长范围无线通信(比如 GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev_D0，以及其它)。
[0047]计算装置600的处理器604包括封装在处理器604里的集成电路管芯。在本发明的一些实现中，处理器的集成电路管芯包括一个或更多装置，比如依照本发明的实现建造的具有隔离电荷位置的存储器元件，例如，作为芯片上系统(SoC)架构的部分。术语“处理器”可以指任何装置或者装置的部分，其处理来自寄存器和/或存储器的电子数据来将彼电子数据转换为可以存储在寄存器和/或存储器里的其它电子数据。
[0048]通信芯片606也包括封装在通信芯片606里的集成电路管芯。依照本发明的另一个实现，通信芯片的集成电路管芯包括一个或更多装置，比如依照本发明的实现建造的具有隔离电荷位置的存储器元件，例如，作为芯片上系统(SoC)架构的部分。
[0049]在另外的实现中，容纳在计算装置600里的另一个组件可以包含集成电路管芯，其包括一个或更多装置，比如依照本发明的实现建造的具有隔离电荷位置的存储器元件，例如，作为芯片上系统(SoC)架构的部分。
[0050]在各个实现中，计算装置600可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器(monitor)、机顶盒、娱乐控制单元、数码摄像机、便携音乐播放器或数码视频录像机。在另外的实现中，计算装置600可以是任何其它处理数据的电子装置。
[0051]因此，本发明的实施例包括具有隔离电荷位置的存储器元件和制作具有隔离电荷位置的存储器元件的方法。
[0052]在一实施例中，一种非易失性电荷俘获存储器装置包括具有沟道区、源区和漏区的衬底。栅堆叠被安置在衬底上，且在沟道区上。栅堆叠包括安置在沟道区上的隧道介电层、第一电荷俘获区和第二电荷俘获区。所述区被安置在隧道介电层上且以某一距离分开。栅堆叠还包括安置在隧道介电层上且在第一电荷俘获区与第二电荷俘获区之间的隔离介电层。栅介电层被安置在第一电荷俘获区、第二电荷俘获区和隔离介电层上。栅电极被安置在栅介电层上。
[0053]在一个实施例中，隔离介电层将第一电荷俘获区物理和电隔离于第二电荷俘获区。
[0054]在一个实施例中，第一电荷俘获区与第二电荷俘获区之间的距离大约在3-20纳米范围内。
[0055]在一个实施例中，隔离介电层由氧化硅