或二氧化硅组成。
[0056]在一个实施例中，栅介电层由高_k介电材料组成。
[0057]在一个实施例中，栅电极是金属栅电极。
[0058]在一个实施例中，非易失性电荷俘获存储器装置是S0N0S型装置。
[0059]在一个实施例中，源区、漏区和栅电极是N型，且S0N0S型装置是N型S0N0S型装置。
[0060]在一个实施例中，一种非易失性电荷俘获存储器装置包括具有沟道区、源区和漏区的衬底。栅堆叠被安置在衬底上，且在沟道区上。栅堆叠包括安置在沟道区上的且以某一距离分开的第一隧道介电层区和第二隧道介电层区。栅堆叠还包括第一电荷俘获区和第二电荷俘获区，所述区被相应安置在第一隧道介电层区和第二隧道介电层区上，且以此距离分开。栅堆叠还包括安置在沟道区上的，在第一电荷俘获区与第二电荷俘获区之间的，且在第一隧道介电层区与第二隧道介电层区之间的隔离介电层。栅介电层被安置在第一电荷俘获区、第二电荷俘获区和隔离介电层上。栅电极被安置在栅介电层上。
[0061]在一个实施例中，隔离介电层将第一电荷俘获区物理和电隔离于第二电荷俘获区。
[0062]在一个实施例中，第一电荷俘获区与第二电荷俘获区之间的距离大约在3-20纳米范围内。
[0063]在一个实施例中，隔离介电层由氧化硅或二氧化硅组成。
[0064]在一个实施例中，栅介电层由高_k介电材料组成。
[0065]在一个实施例中，栅电极是金属栅电极。
[0066]在一个实施例中，非易失性电荷俘获存储器装置是S0N0S型装置。
[0067]在一个实施例中，源区、漏区和栅电极是N型，且S0N0S型装置是N型S0N0S型装置。
[0068]在一个实施例中，第一隧道介电层区进一步沿第一电荷俘获区的外侧壁延伸，以及第二隧道介电层区进一步沿第二电荷俘获区的外侧壁延伸。
[0069]在一实施例中，一种制作非易失性电荷俘获存储器装置的方法包括移除伪栅电极以形成槽，其在具有全部都与槽自对准的沟道区、源区和漏区的衬底上。所述方法还包括形成槽里的隧道介电层。所述方法还包括形成隧道介电层上且以某一距离分开的第一电荷俘获区和第二电荷俘获区。所述方法还包括形成第一电荷俘获区与第二电荷俘获区之间的隔离介电层。所述方法还包括形成在第一电荷俘获区、第二电荷俘获区和隔离介电层上的栅介电层。所述方法还包括形成被安置在栅介电层上的栅电极。
[0070]在一个实施例中，形成隔离介电层进一步涉及形成隧道介电层上的隔离介电层。
[0071]在一个实施例中，形成隔离介电层进一步涉及形成在隧道介电层的第一与第二区之间隔离介电层。
[0072]在一个实施例中，形成隔离介电层涉及将第一电荷俘获区物理和电隔离于第二电荷俘获区。
[0073]在一个实施例中，形成隔离介电层涉及形成氧化硅或二氧化硅层。
[0074]在一个实施例中，形成栅介电层涉及形成高_k介电材料。
[0075]在一个实施例中，形成栅电极涉及形成金属栅电极。
【主权项】
1.一种非易失性电荷俘获存储器装置，包括: 衬底，具有沟道区、源区和漏区；以及 栅堆叠，安置在所述衬底上，在所述沟道区上，其中所述栅堆叠包括: 隧道介电层，安置在所述沟道区上； 第一电荷俘获区和第二电荷俘获区，所述第一电荷俘获区和所述第二电荷俘获区被安置在所述隧道介电层上且以某一距离分开； 隔离介电层，安置在所述隧道介电层上且在所述第一电荷俘获区与所述第二电荷俘获区之间； 栅介电层，安置在所述第一电荷俘获区、所述第二电荷俘获区和所述隔离介电层上；以及 栅电极，安置在所述栅介电层上。2.如权利要求1所述的非易失性电荷俘获存储器装置，其中，所述隔离介电层将所述第一电荷俘获区物理和电隔离于所述第二电荷俘获区。3.如权利要求1所述的非易失性电荷俘获存储器装置，其中，所述第一电荷俘获区与所述第二电荷俘获区之间的所述距离大约在3-20纳米范围内。4.如权利要求1所述的非易失性电荷俘获存储器装置，其中，所述隔离介电层包括氧化硅或二氧化硅。5.如权利要求1所述的非易失性电荷俘获存储器装置，其中，所述栅介电层包括高_k介电材料。6.如权利要求1所述的非易失性电荷俘获存储器装置，其中，所述栅电极是金属栅电极。7.如权利要求1所述的非易失性电荷俘获存储器装置，其中，所述非易失性电荷俘获存储器装置是SONOS型装置。8.如权利要求7所述的非易失性电荷俘获存储器装置，其中，所述源区、所述漏区和所述栅电极是N型，且所述SONOS型装置是N型SONOS型装置。9.一种非易失性电荷俘获存储器装置，包括: 衬底，具有沟道区、源区和漏区；以及 栅堆叠，安置在所述衬底上，在所述沟道区上，其中所述栅堆叠包括: 第一隧道介电层区和第二隧道介电层区，安置在所述沟道区上且以某一距离分开；第一电荷俘获区和第二电荷俘获区，所述第一电荷俘获区和所述第二电荷俘获区被相应安置在所述第一隧道介电层区和第二隧道介电层区上，且以所述距离分开； 隔离介电层，安置在所述沟道区上，在所述第一电荷俘获区与所述第二电荷俘获区之间，且在所述第一隧道介电层区与所述第二隧道介电层区之间； 栅介电层，安置在所述第一电荷俘获区、所述第二电荷俘获区和所述隔离介电层上；以及 栅电极，安置在所述栅介电层上。10.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述隔离介电层将所述第一电荷俘获区物理和电隔离于所述第二电荷俘获区。11.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述第一电荷俘获区与所述第二电荷俘获区之间的所述距离大约在3-20纳米范围内。12.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述隔离介电层包括氧化硅或二氧化硅。13.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述栅介电层包括高-k介电材料。14.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述栅电极是金属栅电极。15.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述非易失性电荷俘获存储器装置是SONOS型装置。16.如权利要求15所述的非易失性电荷俘获存储器装置，其中，所述源区、所述漏区和所述栅电极是N型，且所述SONOS型装置是N型SONOS型装置。17.如权利要求9所述的非易失性电荷俘获存储器装置，其中，所述第一隧道介电层区进一步沿所述第一电荷俘获区的外侧壁延伸，以及所述第二隧道介电层区进一步沿所述第二电荷俘获区的外侧壁延伸。18.一种制作非易失性电荷俘获存储器装置的方法，所述方法包括: 移除伪栅电极以形成槽，所述槽在具有全部都与所述槽自对准的沟道区、源区和漏区的衬底上； 形成所述槽中的隧道介电层； 形成所述隧道介电层上且以某一距离分开的第一电荷俘获区和第二电荷俘获区； 形成在所述第一电荷俘获区与所述第二电荷俘获区之间的隔离介电层； 形成在所述第一电荷俘获区、所述第二电荷俘获区和所述隔离介电层上的栅介电层；以及 形成被安置在所述栅介电层上的栅电极。19.如权利要求18所述的方法，其中，形成所述隔离介电层进一步包括形成所述隧道介电层上的所述隔离介电层。20.如权利要求18所述的方法，其中，形成所述隔离介电层进一步包括形成在所述隧道介电层的第一与第二区之间的所述隔离介电层。21.如权利要求18所述的方法，其中，形成所述隔离介电层包括将所述第一电荷俘获区物理和电隔离于所述第二电荷俘获区。22.如权利要求18所述的方法，其中，形成所述隔离介电层包括形成氧化硅或二氧化娃层。23.如权利要求18所述的方法，其中，形成所述栅介电层包括形成高_k介电材料。24.如权利要求18所述的方法，其中，形成所述栅电极包括形成金属栅电极。
【专利摘要】描述了具有隔离电荷位置的存储器元件和制作具有隔离电荷位置的存储器元件的方法。在示例中，一种非易失性电荷俘获存储器装置包括具有沟道区、源区和漏区的衬底。栅堆叠被安置在衬底上，且在沟道区上。栅堆叠包括安置在沟道区上的隧道介电层、第一电荷俘获区和第二电荷俘获区。所述区被安置在隧道介电层上且以某一距离分开。栅堆叠还包括安置在隧道介电层上且在第一电荷俘获区与第二电荷俘获区之间的隔离介电层。栅介电层被安置在第一电荷俘获区、第二电荷俘获区和隔离介电层上。栅电极被安置在栅介电层上。
【IPC分类】H01L21/8247, H01L27/115
【公开号】CN105409001
【申请号】CN201380076876
【发明人】T·常, C-H·简, W·M·哈菲斯
【申请人】英特尔公司
【公开日】2016年3月16日
【申请日】2013年6月25日
【公告号】DE112013007059T5, US20160049418, WO2014209284A1