抗干扰半导体集成电路的集成方法
【技术领域】
[0001]本发明创造涉及集成电路，具体来说，涉及半导体集成电路，更进一步来说，涉及抗干扰半导体集成电路。
技术背景
[0002]原有半导体集成电路的集成技术中，将半导体集成电路芯片封装在金属管基和金属管帽内，或封装在陶瓷管基和陶瓷管帽内，先将半导体集成电路芯片装贴在管基上，再采用键合丝(金丝或硅铝丝)进行芯片与管脚的引线键合，完成整个电器连接，最后将管基和管帽进行密封而成。此方法存在的主要问题是在高频或电磁干扰的环境中，金属能有效地屏蔽低频、中频和部分高频干扰的影响，当频率继续增高时，金属的屏蔽作用就会变差;相反，陶瓷对低频、中频没有屏蔽能力，但对高频有良好的屏蔽能力。因此，采用金属封装、陶瓷封装均不能满足从低频、中频到高频全频段的屏蔽要求，还导致半导体集成电路在要求抗干扰的环境中使用时，需要在使用系统中增加大量的屏蔽措施，给使用造成诸多不便，不利于装备系统的小型化、集成化和轻便化。
[0003]中国专利数据库中，涉及半导体集成电路的专利以及专利申请件多达上千件，但涉及抗干扰半导体集成电路的专利仅有2012200511925号《环境因素采集系统以及半导体集成电路生产工艺测量设备》I件。迄今为止，尚无抗干扰半导体集成电路集成方法的专利申请件。
【发明内容】
[0004]本发明旨在提供抗干扰半导体集成电路的集成方法，将金属和陶瓷的特性有机地结合在一起，实现从低频到高频的电磁屏蔽，增加半导体集成电路的抗干扰能力；同时，采用表贴式集成，以便于装备系统的小型化、集成化和轻便化。
[0005]为实现上述的目标，发明人将金属与陶瓷的复合材料用作封装外壳的管基和管帽材料，以满足从低频、中频到高频全频段的屏蔽要求，提供的集成方法是:在预先烧结成型的陶瓷管帽的外表面，采用涂覆金属浆料烧结方式或化学电镀方式或真空镀膜的方式形成所需管帽金属层；采用低温共烧陶瓷工艺(LTCC工艺)及厚膜印刷与烧结工艺制作管基底座，形成半导体集成电路芯片键合区、外表面管基金属层、对外引脚结构;再进行半导体集成电路芯片的装贴、引线键合和封帽;这样，使管基和管帽外层为金属层、内层为陶瓷材料，将二者有机结合得到复合材料，即实现从低频到高频的电磁屏蔽，使封装内外电磁环境实现良好的隔离，从而实现半导体集成电路具备抗干扰能力。
[0006]上述方法中，所述管帽金属层的金属是铬和金;所述管基金属层的金属是金。
[0007]本发明的方法具有以下优点:①从低频到高频的电磁屏蔽，使封装内外电磁环境达到良好的隔离，提升半导体集成电路的抗干扰能力;②陶瓷高温烧结成型与金属层成型的工艺兼容性;③可以实现多层布线与集成，实现高密度集成;④可集成更多的电路功能，实现系统集成;⑤实现表贴式安装，缩小装备体积，提升装备的尚频性能;⑥提尚装备系统的可靠性;⑦可扩展到其他电路模块的电磁屏蔽。
[0008]用本发明方法生产的器件广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域，具有广阔的市场前景和应用空间。
【附图说明】
[0009]图1为原有半导体集成电路的管基示意图，图2为原有管帽示意图，图3为原有半导体集成电路组装示意图，图4为本发明的管帽结构示意图，图5为本发明的引线键合组装集成电路示意图，图6为本发明的倒装键合组装集成电路示意图。
[0010]图中，I为金属管基，2为金属底座，3为金属管脚，4为金属管帽，5为半导体集成电路芯片，6为键合丝，7为管帽金属镀层，8为管帽陶瓷基体，9为管基金属层，10为管基陶瓷基体，11为管基顶层陶瓷，12为封帽粘结材料，13为引脚，14为金属球焊接。
【具体实施方式】
[0011]实施例:按以下工序集成本发明的抗干扰半导体集成电路:
(1)陶瓷管帽、陶瓷生瓷片、镀层材料的准备；
(2)在陶瓷管帽的外表面化学镀铬；
(3)在陶瓷管帽的外表面电镀金；
(4)电镀后陶瓷管帽的清洗与烘干；
(5)采用现有技术中的低温共烧陶瓷工艺(LTCC工艺)及厚膜印刷与烧结工艺制作管基底座，形成半导体集成电路芯片键合区、外表面金属层、对外引脚等结构，金属层材料为金浆料烧结而成；
(6)在陶瓷管基底座上组装半导体集成电路芯片；
(7)用硅-铝丝或金丝键合以完成半导体集成电路芯片的电路连接(倒装焊时不需要)；
(8)封帽，粘结材料12为低恪点金属爆料再流化而成；
(9)性能测试;
(10)老化筛选测试、密封性检查；
(11)产品编号打印、包装入库。
[0012]得到如图5、图6所示的半导体集成电路，实现本发明的目的。
【主权项】
1.抗干扰半导体集成电路的集成方法，其特征是将金属与陶瓷的复合材料用作管基和管帽外层的材料，具体做法是:在预先烧结成型的陶瓷管帽的外表面，采用涂覆金属浆料烧结方式或化学电镀方式或真空镀膜的方式形成所需管帽金属层;采用低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作管基底座，形成半导体集成电路芯片键合区、外表面管基金属层、对外引脚结构;再进行半导体集成电路芯片的装贴、引线键合和封帽;使封装内外电磁环境实现良好的隔离，以满足从低频到高频的电磁全频段的屏蔽要求。2.如权利要求1所述的方法，详细的工艺流程是: 陶瓷管帽、陶瓷生瓷片、镀层材料的准备； 在陶瓷管帽的外表面化学镀铬； 在陶瓷管帽的外表面电镀金； 电镀后陶瓷管帽的清洗与烘干； 采用现有技术中的低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作管基底座，形成半导体集成电路芯片键合区、外表面金属层、对外引脚等结构，金属层材料为金浆料烧结而成；在陶瓷管基底座上组装半导体集成电路芯片； 用硅-铝丝或金丝键合以完成半导体集成电路芯片的电路连接(倒装焊时不需要)； 封帽，粘结材料(12)为低恪点金属爆料再流化而成； 性能测试； 老化筛选测试、密封性检查； 产品编号打印、包装入库。3.如权利要求1所述的方法，其特征在于所述管帽金属层的金属是铬和金;所述管基金属层的金属是金。
【专利摘要】抗干扰半导体集成电路的集成方法，是将金属与陶瓷的复合材料用作管基和管帽外层的材料，具体做法是：在预先烧结成型的陶瓷管帽的外表面，用涂覆金属浆料烧结方式或化学电镀方式或真空镀膜的方式形成所需管帽金属层；用低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作管基底座，形成半导体集成电路芯片键合区、外表面管基金属层、对外引脚结构；再进行半导体集成电路芯片的装贴、引线键合和封帽；使封装内外电磁环境实现良好的隔离，以满足从低频到高频的电磁全频段的屏蔽要求。用本发明方法生产的器件广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域。
【IPC分类】H01L21/48, H01L23/552
【公开号】CN105552062
【申请号】CN201510881790
【发明人】杨成刚, 刘学林, 苏贵东, 赵晓辉, 王德成, 聂平健
【申请人】贵州振华风光半导体有限公司
【公开日】2016年5月4日
【申请日】2015年12月4日