半导体装置及其制造方法
【技术领域】
[0001]本发明涉及半导体装置及其制造方法。
【背景技术】
[0002]在当前的半导体装置中，已知如下构造，S卩，用于形成沟道的阱区域、源极区域以及漏极区域从漂移区域表面在与该表面垂直的方向上形成于漂移区域内(例如，参照专利文献I)。在专利文献I的半导体装置中，沟槽状的栅极电极也从漂移区域表面开始，在与该表面垂直的方向上形成于漂移区域内。
[0003]这种半导体装置为与半导体衬底表面平行的横向型构造，由栅极电极直接控制的主电流的方向相对于半导体衬底表面平行，主电流从半导体衬底表面开始，在与该表面垂直的方向上分布。因此，不会受到半导体衬底的表面积的限制。另外，沟道宽度能够由漂移区域的深度规定，因此即使对于恒定的表面积也能够实现沟道宽度的增大。
[0004]专利文献I:日本特开2001-274398号公报
【发明内容】
[0005]在专利文献I所记载的半导体装置中，阱区域沿漂移区域的深度方向延伸设置，阱区域的端部处于漂移区域内。在当前的半导体装置的纵向型构造中，为了防止阱区域的端部的电场集中而设置有保护环。另一方面，专利文献I中所记载的半导体装置为横向型构造，因此成为如下构造，即，难以形成保护环，无法使阱区域的端部的电场集中缓和。因此，存在半导体装置整体的耐压降低的问题。
[0006]鉴于上述问题点，本发明的目的在于提供一种能够提高耐压的半导体装置。
[0007]本发明的一个方式所涉及的半导体装置具有:衬底;第I导电型的漂移区域，其形成于衬底的第I主面，由与衬底相同的材料构成，与衬底相比，该漂移区域杂质浓度高;第2导电型的阱区域，其在漂移区域内，从漂移区域的与同衬底接触的第I主面相反一侧的第2主面开始沿第2主面的垂直方向延伸设置，且该阱区域的端部延伸设置至衬底内；第I导电型的漏极区域，其在漂移区域内与阱区域分离，从第2主面开始沿垂直方向延伸设置;第I导电型的源极区域，其在阱区域内从第2主面开始沿垂直方向延伸设置;栅极槽，其从第2主面开始沿垂直方向设置，在与第2主面平行的一个方向上，以将源极区域及阱区域贯通的方式延伸设置;栅极电极，其隔着栅极绝缘膜而形成于栅极槽的表面;源极电极，其与源极区域及阱区域电连接;以及漏极电极，其与漏极区域电连接。
【附图说明】
[0008]图1是表示本发明的第I实施方式所涉及的半导体装置的一个例子的斜视图。
[0009]图2是用于对本发明的第I实施方式所涉及的半导体装置的制造方法进行说明的斜视图。
[0010]图3是用于在图2之后继续对本发明的第I实施方式所涉及的半导体装置的制造方法进行说明的斜视图。
[0011]图4是用于在图3之后继续对本发明的第I实施方式所涉及的半导体装置的制造方法进行说明的斜视图。
[0012]图5(a)是用于在图4之后继续对本发明的第I实施方式所涉及的半导体装置的制造方法进行说明的斜视图。图5(b)是在图5(a)的A-A剖切面处观察的剖面图。
[0013]图6(a)是用于在图5之后继续对本发明的第I实施方式所涉及的半导体装置的制造方法进行说明的斜视图。图6(b)是图6(a)的俯视图。
[0014]图7是用于在图6(a)之后继续对本发明的第I实施方式所涉及的半导体装置的制造方法进行说明的斜视图。
[0015]图8是表示本发明的第I实施方式所涉及的半导体装置的变形例的斜视图。
[0016]图9是表示本发明的第I实施方式所涉及的半导体装置的其他变形例的斜视图。
[0017]图10是表示本发明的第I实施方式所涉及的半导体装置的又一其他变形例的斜视图。
[0018]图11是表示本发明的第I实施方式所涉及的半导体装置的又一其他变形例的斜视图。
[0019]图12是表示本发明的第2实施方式所涉及的半导体装置的一个例子的斜视图。
[0020]图13是在图12中的A-A剖切面处观察的剖面图。
[0021]图14(a)是用于对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的斜视图。图14(b)是用于在图14(a)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的斜视图。
[0022]图15(a)是在图14(b)的A-A剖切面处观察的剖面图。图15(b)是在图14(b)的B-B剖切面处观察的剖面图。图15(c)是在图14(b)的C-C剖切面处观察的剖面图。
[0023]图16(a)?图16(c)是用于在图15(a)?图15(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0024]图17(a)?图17(c)是用于在图16(a)?图16(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0025]图18(a)?图18(c)是用于在图17(a)?图17(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0026]图19(a)?图19(c)是用于在图18(a)?图18(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0027]图20(a)?图20(c)是用于在图19(a)?图19(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0028]图21(a)?图21(C)是用于在图20(a)?图20(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0029]图22(a)?图22(c)是用于在图21(a)?图21(C)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0030]图23(a)?图23(c)是用于在图22(a)?图22(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0031 ]图24(a)?图24(c)是用于在图23(a)?图23(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0032]图25(a)?图25(c)是用于在图24(a)?图24(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0033]图26是与图25(a)?图25(c)相对应的俯视图。
[0034]图27(a)?图27(c)是用于在图25(a)?图25(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0035]图28(a)?图28(c)是用于在图27(a)?图27(c)之后继续对本发明的第2实施方式所涉及的半导体装置的制造方法进行说明的剖面图。
[0036]图29是与图28(a)?图28(c)相对应的俯视图。
[0037]图30是表示本发明的第3实施方式所涉及的半导体装置的一个例子的斜视图。
【具体实施方式】
[0038]下面，参照附图对本发明的实施方式进行说明。在下面的附图的记载中，对相同或者相似的部分标注相同或者相似的标号。另外，在本发明的实施方式中，“第I导电型”和“第2导电型”为彼此相反的导电型。即，如果第I导电型为η型，则第2导电型为P型，如果第I导电型为P型，则第2导电型为η型。在下面的说明中，对第I导电型为η型、第2导电型为P型的情况进行说明，但也可以是第I导电型为P型、第2导电型为η型。在调换η型和P型的情况下，施加电压的极性也反转。
[0039](第丨实施方式)
[0040]图1是示意地表示本发明的第I实施方式所涉及的半导体装置的结构的斜视图。在第I实施方式中，作为半导体装置的一个例子，对金属氧化膜半导体场效应晶体管(MOSFET)进行说明。在图1中，为了容易理解而将电极配线的图示省略。另外，在图1中示出了3个半导体元件，但是并不限定于此，例如可以在图1中的X轴方向及ζ轴方向上排列多个半导体元件。
[0041]如图1所示，本发明的第I实施方式所涉及的半导体装置具有:衬底I;η_型的漂移区域4，其配置于衬底I的一侧的主面;P型的阱区域2，其设置于漂移区域4内；η+型的源极区域3，其设置于阱区域2内；η+型的漏极区域5，其在漂移区域4内设置为与阱区域2分离；以及栅极电极7，其隔着栅极绝缘膜6而设置于漂移区域4内。
[0042]衬底I具有几十至几百μπι左右的厚度。作为衬底I，例如能够使用半绝缘性衬底或者绝缘性衬底。这里，绝缘性衬底是指薄膜电阻大于或等于几k Ω /□的衬底，半绝缘性衬底是指薄膜电阻大于或等于几十Ω/□的衬底。作为衬底I的材料，例如能够使用碳化硅(SiC)。在本发明的第I实施方式中，对衬底I是由碳化硅构成的绝缘性衬底的情况进行说明。
[0043]漂移区域4具有几μπι?几十μπι左右的厚度。漂移区域4的杂质浓度比衬底I的杂质浓度高，例如为I X 114-1 X 118Cnf3左右。漂移区域4由与衬底I的材料相同的材料构成，例如在衬底I由碳化硅构成的情况下，该漂移区域4为由碳化硅构成的外延生长层。
[0044]阱区域2在漂移区域4内，从漂移区域4的与同衬底I接触的主面(下面，称为“第I主面”)相反一侧的主面(下面，称为“第2主面”)开始，沿漂移区域4的第2主面的垂直方向(图1中的y轴方向)延伸设置。并且，在漂移区域4的第2主面的垂直方向(图1中的y轴方向)上，阱区域2的端部延伸设置至衬底I的内部。这里，“阱区域2的端部”是指阱区域2中的由与漂移区域4的第2主面平行的底面、和与该底面连续且与漂移区域4的第2主面垂直的侧面的一部分所构成的部分。另外，阱区域2沿相对于漂移区域4的第2主面平行的一个方向(图1中的ζ轴方向)延伸设置。阱区域2的杂质浓度为I X 115Cnf3?I X 119Cnf3左右。
[0045]源极区域3在阱区域2内，从漂移区域4的第2主面开始，沿漂移区域4的第2主面的垂直方向(图1中的y轴方向)延伸设置。源极区域3沿与漂移区域4的第2主面平行的一个方向(图1中的ζ轴方向)以与阱区域2平行的方式延伸设置。源极区域3的导电型与漂移区域4的导电型相同。源极区域3的杂质浓度比漂移区域4的杂质浓度高，为I X 118Cnf3?I X121Cnf3左右。源极电极15与源极区域3及阱区域2电连接，获得