印制电路板及其制作方法与流程

本发明涉及印制电路板技术领域，尤其涉及一种印制电路板及其制作方法。

背景技术：

随着pcb(printedcircuitboard，印制电路板)趋于高速化和高频化方向发展，对于pcb的阻抗控制精度越来越高。pcb产品的阻抗控制精度一般为±10％，也有部分高端产品要求阻抗控制能达到更高精度，如阻抗控制精度达到±7％或±5％，且此类产品数量越来越多。

传统的，在对pcb进行阻抗设计时，通常会采用一些阻抗计算软件对阻抗进行模拟预测，然后依据客户的要求如叠层结构、线宽、介质层厚度等选择一套合适的控制方案，产品制作时就依据设计时的控制方案进行制作让产品的阻抗符合客户要求的阻抗。但是，由于影响pcb阻抗的因素较多，且pcb制作流程较为繁琐，采用传统方法得到的产品尤其是具有高精度阻抗控制需求的产品，其阻抗合格率较差，进而导致产品报废率高、制作成本高，产品出现交期延误问题。

技术实现要素：

基于此，有必要提供一种印制电路板及其制作方法，该印制电路板及其制作方法能够提高产品的阻抗合格率，降低生产成本，减少因阻抗不良问题而导致的交期延误问题。

其技术方案如下：

一种印制电路板的制作方法，包括以下步骤：

s1、层叠结构设计：根据印制电路板的设计要求进行叠层结构设计，得到印制电路板的各介质层的初始介质层厚度和初始介电常数，得到印制电路板的各层的初始铜厚值，其中，印制电路板的阻抗线所在层的初始介质层厚度为h0、初始介电常数为er0、初始铜厚值为t0，作为该阻抗线的屏蔽层的初始介质层厚度为h0′、初始介电常数为er0′；

s2、阻抗设计：根据印制电路板的阻抗控制要求，采用阻抗设计软件进行阻抗设计，获得印制电路板的阻抗线的初始阻抗设计参数；

s3、开料及优化阻抗设计：根据pcb拼版尺寸将芯板和半固化片进行开料，选取该开料后的同批次的芯板及半固化片进行测试，获得阻抗线所在层的实际芯板厚度h1和实际芯板介电常数er1，获得作为该阻抗线的屏蔽层的实际半固化片厚度h2和实际半固化片介电常数er2，分别将h1、h2、er1、er2与对应的h0、h0′、er0、er0′进行对比，若h1、h2与h0、h0′的差异在预设厚度控制公差内，er1、er2与er0、er0′的差异在预设介电常数控制公差内，则仍选用步骤s2中获得的初始阻抗设计参数作为新的阻抗设计参数；若h1、h2与h0、h0′的差异在预设厚度控制公差以外，er1、er2与er0、er0′的差异在预设介电常数控制公差以外，则将h1、h2、er1、er2带入阻抗设计软件进行优化阻抗设计，并输出调整后的第一阻抗设计参数作为新的阻抗设计参数；

s4、制作内层线路：对经过步骤s3后的阻抗线所在层的芯板进行内层线路制作，在显影后、蚀刻前测试获得阻抗线所在层的芯板的实际铜厚值t，将(t-t′)与t0进行对比，若(t-t′)与t0的差异在预设铜厚控制公差内，则选用步骤s3中获得的新的阻抗设计参数作为最新的阻抗设计参数；若(t-t′)与t0的差异在预设铜厚控制公差以外，则将t带入阻抗设计软件进行优化阻抗设计，并输出调整后的第二阻抗设计参数作为最新的阻抗设计参数，其中，t′表示棕化影响值；

制作fa板进行蚀刻，蚀刻后测试该fa板的实际阻抗设计参数，并将实际阻抗设计参数与最新的阻抗设计参数进行对比，若两者差异在预设阻抗参数控制公差内，则可进行后续批量生产；若两者差异在预设阻抗参数控制公差以外，则调整蚀刻的生产参数，重新制作fa板并测试蚀刻后的阻抗设计参数，直至差异在预设阻抗参数控制公差内，则以调整后的蚀刻的生产参数进行批量生产；

s5、后处理形成多层板结构的印制电路板。

在其中一个实施例中，在步骤s1之前，所述印制电路板的制作方法还包括步骤：

s0、文件优化设计：印制电路板布线完成后，在印制电路板的图形设计的空旷区及/或孤立线区域铺设平衡铜点。

在其中一个实施例中，在所述步骤s1中：印制电路板的阻抗线所在层的芯板的初始介质层厚度＞100μm，及/或，作为该阻抗线的屏蔽层的半固化片的初始介质层厚度＞100μm。

在其中一个实施例中，在所述步骤s1中：印制电路板的阻抗线所在层的初始铜厚值为8μm、12μm或18μm，作为该阻抗线的屏蔽层的初始铜厚值为8μm、12μm或18μm。

在其中一个实施例中，在所述步骤s1中：印制电路板的各介质层均为低介电常数特性材料。

在其中一个实施例中，所述步骤s5具体包括以下步骤：

s51、棕化、压合：将阻抗线所在层的芯板进行棕化处理获得棕化层，并采用开料后的同批次的半固化片进行叠合，使得半固化片位于芯板之间，形成叠层板，通过热压工艺对叠合板进行压合形成多层板；

s52、钻孔、电镀、外层线路蚀刻、阻焊：对多层板进行钻孔、电镀、外层线路蚀刻以及阻焊制作，形成完整的多层板结构的印制电路板。

在其中一个实施例中，在所述步骤s51中：进行热压工艺时，调整材料的压合程序，调整叠板时缓冲材料的用量，使得材料的升温速率下调0.2℃/min～0.5℃/min。

在其中一个实施例中，在所述步骤s4中，在以调整后的蚀刻的生产参数进行批量生产步骤之后，还包括步骤：在批量生产过程中进行抽测检验，测试蚀刻后产品的阻抗线的阻抗设计参数是否阻在预设阻抗参数控制公差内，若在，继续进行批量生产；若不在，则根据测试结果对蚀刻的生产参数进行调整。

在其中一个实施例中，在步骤s5之后，所述印制电路板的制作方法还包括以下步骤：

s6、阻抗测试：采用tdr设备测试批量生产后的印制电路板的阻抗值，并根据阻抗控制公差判定印制电路板的内层阻抗是否合格。

一种印制电路板，采用如上所述的印制电路板的制作方法制作得到。

本发明的有益效果在于：

所述印制电路板的制作方法，首先根据客户需求依次进行层叠结构设计及阻抗设计，得到印制电路板的各介质层的各初始参数，进而通过阻抗设计软件得到印制电路板中的阻抗线的初始阻抗设计参数，然后在开料后根据实际开料后的材料实际参数对初始阻抗设计参数进行调整修正，接着又在制作内层线路的过程中根据实际生产因素影响对新的阻抗设计参数进行调整修正，对蚀刻的生产参数进行调整，得到多层板结构的印制电路板。所述印制电路板的制作方法，通过开料及制作内层线路的生产过程中对影响阻抗值的因素进行监控和调整，可解决印制电路板因生产过程中各因素导致内层阻抗难以控制的问题，稳定地控制印制电路板的内层阻抗满足高精度的要求，提高印制电路板的高速信号传输性能，进而能够提高印制电路板的阻抗合格率，降低阻抗报废率，降低生产成本，减少因阻抗不良问题而导致的交期延误问题。

所述印制电路板，采用上述的印制电路板的制作方法制作得到，产品的阻抗合格率高、生产成本低，不易出现阻抗不良问题。

附图说明

图1为本发明实施例所述的印制电路板的制作方法的流程结构示意图一；

图2为本发明实施例所述的印制电路板的制作方法的流程结构示意图二；

图3为本发明实施例所述的印制电路板的实例结构示意图。

附图标记说明：

100、半固化片，200、芯板，300、单端阻抗线，400、差分阻抗线。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的术语“第一”、“第二”等在本文中用于区分对象，但这些对象不受这些术语限制。

如图1所示，一种印制电路板的制作方法，包括以下步骤：

s1、层叠结构设计：根据印制电路板的设计要求进行叠层结构设计，得到印制电路板的各介质层的初始介质层厚度和初始介电常数，得到印制电路板的各层的初始铜厚值，其中，印制电路板的阻抗线所在层的初始介质层厚度为h0、初始介电常数为er0、初始铜厚值为t0，作为该阻抗线的屏蔽层的初始介质层厚度为h0′、初始介电常数为er0′。具体地，可根据客户需求，根据pcb的板厚、电源层、地层等的设计要求，以及pcb上的信号频率、信号速率等选择合适的材料进行叠层结构设计，并得到各介质层的初始介质层厚度和初始介电常数，得到印制电路板的各层的初始铜厚值。

可选地，在步骤s1中，印制电路板的阻抗线所在层的芯板的初始介质层厚度＞100μm，及/或，作为该阻抗线的屏蔽层的半固化片的初始介质层厚度＞100μm。进而，阻抗线所在层的芯板的初始介质层厚度、作为该阻抗线的屏蔽层的半固化片的初始介质层厚度均较厚，均匀性更好，进行阻抗设计时阻抗设计参数能够更好的控制。可选地，印制电路板的阻抗线所在层的初始铜厚值为8μm、12μm或18μm，作为该阻抗线的屏蔽层的初始铜厚值为8μm、12μm或18μm。进而，铜厚值较厚，铜厚均匀性更好，进行阻抗设计时阻抗设计参数能够更好的控制，阻抗控制难度降低。可选地，印制电路板的各介质层均为低介电常数特性材料，可进一步降低阻抗控制难度。具体地，低介电常数特性材料是指介电常数er小于4.0的材料。

s2、阻抗设计：根据印制电路板的阻抗控制要求，并根据步骤s1中获得的各数据，采用阻抗设计软件进行阻抗设计，获得印制电路板的阻抗线的初始阻抗设计参数。具体地，当所述阻抗线为单端阻抗线时，所述初始阻抗设计参数为初始上线宽值w10和初始下线宽值w20；当所述阻抗线为差分阻抗线时，所述初始阻抗设计参数为初始上线宽值w10、初始下线宽值w20和初始下线宽值w20/初始线距值s0。

s3、开料及优化阻抗设计：根据pcb拼版尺寸将芯板和半固化片进行开料，选取该开料后的同批次的芯板及半固化片进行测试，获得阻抗线所在层的实际芯板厚度h1和实际芯板介电常数er1，获得作为该阻抗线的屏蔽层的实际半固化片厚度h2和实际半固化片介电常数er2，分别将h1、h2、er1、er2与对应的h0、h0′、er0、er0′进行对比，若h1、h2与h0、h0′的差异在预设厚度控制公差内，er1、er2与er0、er0′的差异在预设介电常数控制公差内，则仍选用步骤s2中获得的初始阻抗设计参数作为新的阻抗设计参数；若h1、h2与h0、h0′的差异在预设厚度控制公差以外，er1、er2与er0、er0′的差异在预设介电常数控制公差以外，则将h1、h2、er1、er2带入阻抗设计软件进行优化阻抗设计，并输出调整后的第一阻抗设计参数作为新的阻抗设计参数。

由于不同批次pcb材料的介质层厚度、介电常数等会有一定的波动，此波动对于常规阻抗产品(阻抗控制精度公差≥±10％)的阻抗控制有一定影响但不太大，而对于高精度阻抗产品(阻抗控制精度公差＜±10％如±7％或±5％等)的影响不容忽视，容易导致该最终的高精度产品的阻抗控制超标。所述步骤s3，通过在开料后，选取同批次的芯板及半固化片，重新测试得到开料后的h1、h2、er1、er2值，然后将h1与h0、h2与h0′、er1与er0、er2与er0′分别进行对比，根据预设厚度控制公差及预设介电常数控制公差进行相应调整修正，得到新的阻抗设计参数，进而对根据实际生产因素对阻抗控制进行调整，可解决印制电路板因生产因素导致内层阻抗难以控制的问题，提高产品的阻抗合格率。

可选地，可采用九点法测试、计算获得芯板及半固化片的厚度值，可采用谐振腔法测试获得芯板及半固化片的介电常数值。选取该开料后的同批次的芯板及半固化片时，可选取1～3片芯板及1～3片半固化片分别进行测试，然后取平均值获得相应的厚度值及介电常数值，测试更加精确，对阻抗控制也更加精确。可选地，预设厚度控制公差可以为±1％，在预设厚度控制公差内是指≤±1％，在预设厚度控制公差以外是指＞±1％。预设介电常数控制公差可以为±0.1，在预设介电常数控制公差内是指≤±0.1，在预设介电常数控制公差以外是指＞±0.1。进而，对内层阻抗的控制精度高，可满足实际需求。

s4、制作内层线路：对经过步骤s3后的阻抗线所在层的芯板进行内层线路制作，在显影后、蚀刻前测试获得阻抗线所在层的芯板的实际铜厚值t，将(t-t′)与t0进行对比，若(t-t′)与t0的差异在预设铜厚控制公差内，则选用步骤s3中获得的新的阻抗设计参数作为最新的阻抗设计参数；若(t-t′)与t0的差异在预设铜厚控制公差以外，则将t带入阻抗设计软件进行优化阻抗设计，并输出调整后的第二阻抗设计参数作为最新的阻抗设计参数，其中，t′表示棕化影响值；制作fa板进行蚀刻，蚀刻后测试该fa板的实际阻抗设计参数，并将实际阻抗设计参数与最新的阻抗设计参数进行对比，若两者差异在预设阻抗参数控制公差内，则可进行后续批量生产；若两者差异在预设阻抗参数控制公差以外，则调整蚀刻的生产参数，重新制作fa板并测试蚀刻后的阻抗设计参数，直至差异在预设阻抗参数控制公差内，则以调整后的蚀刻的生产参数进行批量生产。

所述步骤s4，通过在制作内层线路时，测试显影后、蚀刻前的阻抗线所在层的芯板的实际铜厚值t，并将(t-t′)与t0进行对比，进而根据预设铜厚控制公差对阻抗设计参数进行进一步的调整修正，得到最新的阻抗设计参数，然后再根据实际蚀刻生产时对阻抗的影响对蚀刻的生产参数进行调整修正，可有效解决印制电路板因生产因素导致内层阻抗难以控制的问题，提高产品的阻抗合格率。此外，在对比过程中，还充分考虑后续的棕化影响，对阻抗控制更加精确，能够有效提高产品的阻抗合格率。

本实施例中，对经过步骤s3后的阻抗线所在层的芯板进行内层线路制作的具体步骤为：采用化学微蚀方法对芯板表铜进行粗化、清洁，而后贴膜，并采用ldi曝光机进行图形转移。可采用铜厚测量仪测试实际铜厚值t。同样的，当上述芯板及半固化片均为1～3片时，可分别进行测试，然后取平均值获得相应的铜厚值，测试更加精确。可选地，预设铜厚控制公差可以为±1μm，在预设厚度控制公差内是指≤±1μm，在预设厚度控制公差以外是指＞±1μm，对阻抗控制精度高。可选地，所述t′为0.5μm，符合实际棕化影响。

进一步地，在所述步骤s4中，在以调整后的蚀刻的生产参数进行批量生产步骤之后，还包括步骤：在批量生产过程中进行抽测检验，测试蚀刻后产品的阻抗线的阻抗设计参数是否阻在预设阻抗参数控制公差内，若在，继续进行批量生产；若不在，则根据测试结果对蚀刻的生产参数进行调整。通过进行抽测检验，能够根据测试结果实时微调蚀刻参数，进一步控制内层线路的内层阻抗，使得多层印制电路板的内层阻抗满足高精度要求，有效提高阻抗合格率。

s5、后处理形成多层板结构的印制电路板。

所述印制电路板的制作方法，首先根据客户需求依次进行层叠结构设计及阻抗设计，得到印制电路板的各介质层的各初始参数，进而通过阻抗设计软件得到印制电路板中的阻抗线的初始阻抗设计参数，然后在开料后根据实际开料后的材料实际参数对初始阻抗设计参数进行调整修正，接着又在制作内层线路的过程中根据实际生产因素影响对新的阻抗设计参数进行调整修正，对蚀刻的生产参数进行调整，得到多层板结构的印制电路板。

一般地，影响pcb阻抗的因素主要有线宽、介质层厚度、铜厚、介电常数、阻焊层厚度等。外层阻抗线的阻抗控制比内层更加困难，且外层微带线的线路损耗等也比内层带状线更大，因而高速pcb产品的高速阻抗线一般布置在pcb的内层。所述印制电路板的制作方法，可提供一种高精度内层阻抗的多层印制电路板的制作方法，通过开料及制作内层线路的制作过程中对影响阻抗值的因素进行纠正，可解决印制电路板因生产过程中各因素导致内层阻抗难以控制的问题，稳定地控制印制电路板的内层阻抗满足高精度的要求，提高印制电路板的高速信号传输性能，进而能够提高印制电路板的阻抗合格率，降低阻抗报废率，降低生产成本，减少因阻抗不良问题而导致的交期延误问题，尤其适用于高精度阻抗产品(内层阻抗控制精度小于±10％,如为±7％、±5％公差)的制作，能够有效改善高精度阻抗产品的阻抗合格率低的问题。

进一步地，如图1、图2所示，在步骤s1之前，所述印制电路板的制作方法还包括步骤：

s0、文件优化设计：印制电路板布线完成后，在印制电路板的图形设计的空旷区及/或孤立线区域铺设平衡铜点。通过在pcb的图形设计的空旷区、孤立线等区域铺设平衡铜点，能够提升图形的残铜分布均匀性，进而达到高精度阻抗控制的要求。本实施例中，平衡铜点可根据实际情况进行铺设，对pcb文件进行适当优化，在不影响pcb电气性能的基础上，达到高精度阻抗控制要求。可选地，所述平衡铜点可铺设为一定尺寸、间距的正方形或圆形，其大小、间距可依据图形区域的残铜率进行确定，保证铺设的平衡铜点区域的残铜率与图形区域相当。

进一步地，所述步骤s5具体包括以下步骤：

s51、棕化、压合：将阻抗线所在层的芯板进行棕化处理获得棕化层，并采用开料后的同批次的半固化片进行叠合，使得半固化片位于芯板之间，形成叠层板，通过热压工艺对叠合板进行压合形成多层板；

s52、钻孔、电镀、外层线路蚀刻、阻焊：对多层板进行钻孔、电镀、外层线路蚀刻以及阻焊制作，形成完整的多层板结构的印制电路板。具体地，步骤s52中可采用常规阻抗控制精度的印制电路板制作工艺进行制作。

通过采用上述步骤，可对经过s4步骤控制后的批量生产的产品进行后续处理，进而得到多层板结构的印制电路板。

进一步地，在步骤s51中：进行热压工艺时，调整材料的压合程序，调整叠板时缓冲材料的用量，使得材料的升温速率下调0.2℃/min～0.5℃/min。具体地，材料的升温速率相对于常规制作参数下调0.2℃/min～0.5℃/min。进而，在保证填胶良好的情况下可改善介质层的厚度均匀性，进一步降低阻抗控制难度，提高产品的阻抗合格率。进一步地，在步骤s51与s52之间，芯板不能进行返工处理，以免影响阻抗控制。

本实施例中，在步骤s5之后，所述印制电路板的制作方法还包括以下步骤：

s6、阻抗测试：采用tdr设备测试批量生产后的印制电路板的阻抗值，并根据阻抗控制公差判定印制电路板的内层阻抗是否合格。进而，能够对制作后的产品进行检测，判断产品的内层阻抗是否合格，操作方便。本实施例中，可采用上升时间小于35ps的tdr的设备进行测试，可测试高精度内层阻抗的印制电路板的阻抗值。

本实施例所述的印制电路板的制作方法，通过对印制电路板进行文件优化设计、叠层结构设计、阻抗设计等，在生产过程中对影响阻抗值的各因素进行监控和实时调整，能够解决印制电路板因设计和生产等因素导致内层阻抗难以控制的问题，可稳定地控制多层印制电路板的内层阻抗满足高精度的要求，并可显著提高同一块大板中不同区域信号线的阻抗均匀性，避免pcb中高速信号线因阻抗不匹配问题而引起信号反射和失真等信号完整性问题，从而提高印制电路板的高速信号传输性能，显著提升高精度阻抗pcb的阻抗合格率，降低阻抗报废率及其带来的交期延误问题等，其具有可操作性强、效果良好、有效提升阻抗合格率等优点。

一种印制电路板，采用如上所述的印制电路板的制作方法制作得到。具体地，本实施例的印制电路板为多层板结构，其包括多张芯板和半固化片，所述芯板经制作形成线路图形，多张芯板与半固化片组合，并经压合获得多层印制电路板。并且，该印制电路板的传输线有内层阻抗控制要求，其内层阻抗控制精度为小于±10％如±7％、±5％公差的高精度控制要求。所述印制电路板，采用上述的印制电路板的制作方法制作得到，产品的阻抗合格率高、生产成本低，不易出现阻抗不良问题。

为了更充分理解本实施例的印制电路板的制作方法，下面结合一具体实例对该制作方法进行详细介绍和说明：

如图3所示，需制作的印制电路板为8层结构，各层的排列分别如下：art01层为sig01层，art02层为gnd01层，art03层为sig02层，art04层为gnd02层，art05层为power层，art06层为sig03层，art07层为gnd03层，art08层为sig04层。其中，sig02层、sig03层为高速信号的阻抗线的布线层，其中，每层均布置有单端阻抗线300和差分阻抗线400，阻抗线的阻抗精度要求严格，阻抗控制公差在±5％以内。对于此高精度内层阻抗的印制电路板的制作方法对应包括以下步骤：

s0、文件优化设计：对pcb文件进行适当优化，在pcb拼版的内层图形空旷区、孤立线等区域铺设平衡铜点，提升图形的残铜分布均匀性，其中，平衡铜点可铺设为圆形，圆的直径可为1.25mm，相邻圆上下左右的中心距可为2mm。

s1、叠层结构设计：根据pcb的板厚、电源层、地层等的设计要求以及pcb上信号的频率、速率等要求，选择lowdk/lowloss的改性fr4材料进行叠层结构设计。其中，可根据经验设计得到sig01层到gnd01层的介质层(半固化片100)、gnd01层到sig02层的介质层(芯板200)、sig02层到gnd02层的介质层(半固化片100)、gnd02层到power层的介质层(芯板200)、power层到sig03层的介质层(半固化片100)、sig03层到gnd03层的介质层(芯板200)、gnd03层到sig04层的介质层(半固化片100)的初始介质层厚度和初始介电常数。并设计得到sig01层、gnd01层、gnd03层和sig04层的初始铜厚值均为18μm，sig02层、sig03层、gnd02层和power层的初始铜厚值均为12μm。铜箔类型均可选择vlp类型。

s2、阻抗设计：叠层结构设计完成后，根据阻抗控制要求及s1中得到的数据，采用阻抗设计软件进行相应的阻抗设计，获得印制电路板的各阻抗线的初始阻抗设计参数。在该实例中，sig02层和sig03层的阻抗线有阻抗控制要求，且sig02层和sig03层的阻抗线为高速信号传输线，阻抗控制公差要求为±5％，各阻抗层的单端阻抗要求值为50ohm，差分阻抗的要求值为100ohm。sig02层的参考屏蔽层为gnd01层和gnd02层，sig03层的参考屏蔽层为power层和gnd03层。可通过阻抗设计软件计算出满足上述工艺条件的单端阻抗线的初始阻抗设计参数即初始上线宽值w10和初始下线宽值w20，差分阻抗线的初始阻抗设计参数即初始上线宽值w10、初始下线宽值w20和初始下线宽值w20/初始线距值s0。

s3、开料及优化阻抗设计：按照pcb拼版尺寸将指定材料的芯板和半固化片裁减成一定尺寸。以sig02层的单端阻抗线300为例，选取可用于art02层和art03层的芯板3张，用九点法测试每块芯板的厚度并计算均值得到h1，选取可用于art03层和art04层的半固化片3张分别压合成板，用九点法测试其厚度并计算均值得到h2，采用谐振腔法实测芯板和半固化片的介电常数分别er1和er2，分别将h1、h2、er1、er2与对应的h0、h0′、er0、er0′进行对比，得到sig02层的单端阻抗线的新的阻抗设计参数。同样的，对于sig02层的差分阻抗线、sig03层的单端阻抗线以及sig03层的差分阻抗线均可采用上面步骤得到对应的新的阻抗设计参数。

s4、制作内层线路：采用化学微蚀方法对芯板表铜进行粗化、清洁，而后贴覆25μm厚度的ldi干膜，并采用ldi曝光机进行图形转移。在显影后、蚀刻前采用铜厚测量仪测试art03层和art06层的芯板的实际铜厚值分别为t1和t2，将(t1-0.5)与art03层的初始铜厚值进行对比，将(t2-0.5)与art06层的初始铜厚值进行对比，获得各层的阻抗线的最新的阻抗设计参数。进一步地，选择art02与art03层、art06与art07层的芯板各一块作为fa板，采用4.2m/min的蚀刻速度制作首板，蚀刻完成后采用线宽测量仪测试art03层和art06层的阻抗线的实际阻抗设计参数，然后分别与上一步中最新的阻抗设计参数进行对比，确定是以该蚀刻时的生产参数进行生产还是对生产参数进行调整，直至满足条件后以调整后的蚀刻的生产参数进行批量生产。在批量生产过程中每10块芯板抽测一块进行实际阻抗设计参数检测，根据测试结果实时微调蚀刻生产参数。

s51、棕化、压合：将上述线宽控制合格的芯板进行棕化处理线获得棕化层，并采用前述测试过厚度、介电常数的同批次半固化片经邦定、打铆钉形成叠合板，半固化片位于芯板之间，并通过热压工艺对叠合板进行压合形成多层板。进一步地，压合时优化调整将压合程序升温段时间延长3min，叠板时牛皮纸的用量与常规上板相一致，使得实测材料的升温速率相比于正常参数3.2℃/min下降至2.8℃/min。

s52、钻孔、电镀、外层线路蚀刻、阻焊等：按常规阻抗控制精度的印制电路板制作工艺进行钻孔、电镀、外层线路蚀刻、阻焊等制作，形成结构完整的8层板结构的印制电路板；

s6、阻抗测试：采用上升时间为22.3ps的矢量网络分析仪测试该8层板结构的印制电路板的阻抗值，判断各阻抗值是否均满足±5％公差的要求，判断产品是否合格。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。