管Tll导通以使得输出驱动器级240的晶体管T4也导通时，晶体管T4以与副本电路系统100的晶体管Tl相同的方式被偏置(参见图1)。在正常操作期间，晶体管T4的阻抗与副本电路系统100的晶体管Tl的阻抗相同。在预驱动器级210的晶体管T12导通以使得输出驱动器级240的晶体管T5和T6也导通时，晶体管T6以与副本电路系统100的晶体管Tl相同的方式被偏置。在正常操作期间，晶体管T6的阻抗也与副本电路系统100的晶体管Tl的阻抗相同。
[0039]在一些应用中(例如，存储器物理层(M-PHY))，输出驱动器级240的第二功率轨电路250可被指定为200毫伏(mv)或400mv。在200mv应用中，例如，由副本电路系统100中的电流源11、12和13所生成的电流被设为100微安。在这一配置中，副本电路系统100的端子128、第二输入端子120以及第二输入端子126处的电压Ns是200mv(即，100微安乘以端子128处的阻抗(2千欧))。在这一配置中，运算放大器252的第一输入端子242接收由副本电路系统100所生成的电压Vs ( S卩，200mv)。因为Vs等于Vsl，所以运算放大器252的第二输入端子244处的电压也是200mvo
[0040]如图2中所示，通过输出驱动器电路260的电流由这一电压Vs结合输出驱动器电路的晶体管的阻抗来定义。例如，晶体管T4的阻抗(S卩，50欧姆)、晶体管T5和T9的阻抗(即，50欧姆)、以及传输线的阻抗(即，100欧姆，其中50欧姆是输出阻抗且50欧姆是输入阻抗)结合电压Vs来确定通过输出驱动器电路260的电流。输出驱动器电流也可由电压Vs结合晶体管T6的阻抗、晶体管T7和T9的阻抗以及传输线的阻抗来确定。晶体管T4或T6可被实现为分压器。
[0041]在操作中，预驱动器级的预驱动器电路230的输入端子202和204在导通状态与截止状态之间翻转。结果，预驱动器电路的晶体管Tll和T12在导通与截止状态之间翻转。在晶体管Tll处于导通状态时，在晶体管T4的栅极G4和晶体管T7的栅极G7处生成电压，以使得晶体管T4和T7被导通。结果，电流从第二功率轨电路250流经晶体管T4到达差分输出端子outn 272并到达传输线。电流经由差分输出端子垫outp 270穿过第二输出端子266、穿过晶体管T7和T9并随后到达接地端子248来从传输线回流。在晶体管T12处于导通状态时，在晶体管T5的栅极G5和晶体管T6的栅极G6处生成电压，以使得晶体管T5和T6被导通。结果，电流从第二功率轨电路250流经晶体管T6到达输出端子垫outp 270、流经第一输出端子266并到达传输线。电流经由输出端子垫outn 272穿过第二输出端子268、穿过晶体管T5和T9并随后到达接地端子248来从传输线回流。
[0042]在本公开的一个方面，设置在电压模式驱动器200的输出端子与电源(例如，VDD)和/或接地端子248之间的多个堆叠式晶体管驱动输出驱动器电路260的输出端子。堆叠式晶体管可包括堆叠式NMOS晶体管。堆叠式NMOS晶体管的阻抗被偏置到50欧姆(在这一示例中)以匹配传输线的阻抗特性。例如，从第一输出端子266到接地端子248向输出驱动器级240看进去，存在两个堆叠式NMOS晶体管，即晶体管T7和T9。类似地，两个堆叠式NMOS晶体管T5和T9被示出在第二输出端子268与接地端子248之间。堆叠式晶体管T5和T9或T7和T9的阻抗的总和是50欧姆(在这一示例中)，它与传输线的阻抗特性相匹配。
[0043]类似地，从第一输出端子266到电源VDD向输出驱动器级240看进去，存在两个堆叠式晶体管，即NMOS晶体管T6和PMOS晶体管T8。另外，堆叠式NMOS晶体管T4和PMOS晶体管T8被设置在电源VDD与第二输出端子268之间。电容器Cs包括親合至端子262的第一端子264和耦合至接地端子246的第二端子269。结果，晶体管T4或T6例如被偏置到50欧姆，以与传输线的阻抗特性相匹配。因此，晶体管T4或T6的阻抗对应于副本电路系统100的晶体管Tl的阻抗。类似地，晶体管T4被偏置到50欧姆，以与传输线的阻抗特性相匹配。
[0044]在接地端子248与输出端子之间具有堆叠式晶体管T5和T9或T7和T9通过在输出端子与接地端子248之间具有一个以上晶体管而满足静电放电(ESD)规范。例如，如果堆叠式晶体管T2和T3的阻抗的总和是50欧姆，则堆叠式晶体管T5和T9的阻抗也是50欧姆。基于预驱动器级210处的切换实现，堆叠式晶体管T5和T9的这一特征也适用于堆叠式晶体管T7和T9。
[0045]类似地，在电源VDD与输出端子之间具有堆叠式晶体管T6和T8或T4和T8通过在输出端子与电源VDD之间具有一个以上晶体管而满足静电放电(ESD)规范。例如，如果晶体管Tl的阻抗是50欧姆，则晶体管T4的阻抗也是50欧姆。基于预驱动器210处的切换实现，晶体管T4的这一特征还适用于晶体管T6。
[0046]图3解说了根据本公开的一方面的用于实现包括堆叠式NMOS晶体管的电压模式驱动器的方法300。在框302，该方法始于为親合在电源端子与第一差分输出端子之间的第一对堆叠式MOS器件生成第一偏置电压以匹配第一传输线特性。在图2的解说中，第一对堆叠式MOS器件包括晶体管T6和T8或T4和T8。在框304，该方法包括为耦合在第二差分输出端子与接地端子之间的第二对堆叠式MOS器件生成第二偏置电压以匹配第二传输线特性。在图2的解说中，第二对堆叠式MOS器件包括晶体管T5和T9或T7和T9。
[0047]在一种配置中，输出驱动器包括用于生成第一偏置电压的装置和用于生成第二偏置电压的装置。在本公开的一个方面，第一和/或第二偏置电压装置可以是被配置成执行由第一和/或第二偏置电压装置所述的功能的第一功率轨电路220、第二功率轨电路250和/或预驱动器电路230。
[0048]在一种配置中，输出驱动器包括用于切换电子信号的第一、第二、第三以及第四装置。在本公开的一个方面，第一、第二、第三以及第四切换装置可以是晶体管，诸如图2的电压模式驱动器200的输出驱动器级240的晶体管T4、T5、T6、T7、T8和/或T9。
[0049]图4示出了其中可有利地采用包括堆叠式NMOS晶体管的电压模式驱动器的实施例的示例性无线通信系统400。出于解说目的，图4示出了三个远程单元420、430和450以及两个基站440。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元420、430以及450包括包含堆叠式NMOS晶体管425A、425B以及425C的电压模式驱动器。图4示出了从基站440到远程单元420、430、和450的前向链路信号480，以及从远程单元420、430、和450到基站440的反向链路信号490。
[0050]在图4中，远程单元420被示为移动电话，远程单元430被示为便携式计算机，而远程单元450被示为无线本地环路系统中的位置固定的远程单元。例如，远程单元可以是蜂窝电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、和/或位置固定的数据单元(诸如仪表读数装备)。尽管图4解说了可采用包括根据本公开的教导的堆叠式NMOS晶体管的电压模式驱动器的远程单元425A、425B、和425C，但本公开不限于所解说的这些示例性单元。例如，根据本公开的实施例的包括堆叠式N型金属氧化物半导体场效应晶体管的电压模式驱动器可被合适地用在任何设备中。
[0051]图5是解说用于半导体组件(诸如以上公开的包括堆叠式NMOS晶体管的电压模式驱动器)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站500包括硬盘501，该硬盘501包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站500还包括促成对电路510或半导体组件512 (诸如包括堆叠式NMOS晶体管的电压模式驱动器)的设计的显示器502。提供存储介质504用于有形地存储电路设计510或半导体组件512。电路设计510或半导体组件512可以文件格式(诸如⑶SII或GERBER)存储在存储介质504上。存储介质504可以是CD-ROM、DVD、硬盘、闪存、或者其他恰适的设备。此外，设计工作站500包括用于从存储介质504接受输入或者将输出写入存储介质504的驱动装置503。
[0052]存储介质504上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质504上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路设计510或半导体组件512的设计。
[0053]尽管已阐述了特定电路系统，但是本领域技术人员应当领会，并非所有所公开的电路系统都是实践所公开的实施例所必需的。此外，某些众所周知的电路未被描述，以便保持专注于本公开。
[0054]本文中所描述的