后，传递封包的第二组P2至第 一装置610。在一实施例中，第一装置610可寄送封包的第一组P1中的栅极电压的顺序，且 第二装置620可于封包的第二组P2中输出多个分别对应至一栅极电压的映像表。换句话 说，第二装置620可根据由第一装置610使用上述的密码生成方法所寄送的一栅极电压而 产生一映像表。封包的第一组P1W及封包的第二组P2可分为多个封包，但本发明不W此 为限。在步骤S720中，第一装置610中的识别管理单元630比较封包的第一组PI与封包 的第二组P2并产生比较结果。在步骤S730中，第一装置610接着根据所述比较结果判断 第二装置620是否允许与第一装置610进行通讯。换句话说，不同的栅极电压造成第二装 置620中不同的通道电流，且不同的第二装置620具有不同的信道状况，像是信道中不同的 电流调整组件配置于不同的位置，也因此，第一装置610可在通过封包的第二组P2辨识介 于映像表之间的相同特征执行认证。应注意的是，该两个封包（封包的第一组P1W及封包 的第二组P2)为独立的。此外，来自第二装置620的信号不经过任何的算法，其原因在于其 是CMOS的PUF的物理波动。因此，只要数量庞大的封包通过网络进出第一装置610时，贝U 黑客化aker)很难侦测封包的第一组P1与封包的第二组P2之间的关系。
[0158]最后应说明的是；W上各实施例仅用W说明本发明的技术方案，而非对其限制； 尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其 依然可W对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征 进行等同替换；而该些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技 术方案的范围。
【主权项】
1. 一种集成电路，其特征在于，包括： 至少一个第一输入/输出端； 至少一个电流路径，所述至少一电流路径与所述至少一第一输入/输出端相连接； 至少一个控制端，所述控制端设置在所述至少一个电流路径之上，经配置以将多个控 制端电压施加在所述至少一个电流路径上；以及 至少一个第二输入/输出端，所述至少一第二输入/输出端与所述至少一电流路径相 连接， 其中至少一电流调整元件配置于所述至少一电流路径以调整电流。
2. 根据权利要求1所述的集成电路，其特征在于，所述至少一电流调整元件包括至少 一掺杂离子、以及根据德布洛伊长度DBL定义的电流路径的宽度或厚度中的任一者，且所 述电流路径的长度长于所述电流路径的宽度。
3. 根据权利要求1所述的集成电路，其特征在于，还包括： 至少一个感应放大器，所述感应放大器与所述至少一个第二输入/输出端相连接，经 配置以感应来自所述至少一个第二输入/输出端的电流，并根据所述控制端电压的其中之 一来判定阈值电压；以及 处理电路，所述处理电路经配置以将由相应的所述感应放大器判定出的每一个阈值电 压分类成第一状态和第二状态，并在映射表中的地址上标记每一个阈值电压的状态。
4. 根据权利要求1所述的集成电路，其特征在于，所述至少一个控制端进一步覆盖所 述至少一个电流路径。
5. 根据权利要求1所述的集成电路，其特征在于，所述至少一个第一输入/输出端、所 述至少一个电流路径以及所述至少一个第二输入/输出端形成了纳米线，且所述至少一个 控制端进一步围绕所述纳米线。
6. -种集成电路，其特征在于，包括： 多个半导体单元，每一个半导体单元经配置以表示一映射表中的一地址且包括一第一 输入/输出端、一第二输入/输出端、一电流路径以及一控制端，其中至少一电流调整元件 配置于至少一电流路径中以调整电流； 多个感应放大器，每一个感应放大器连接至所述第二输入/输出端且经配置以感应来 自所述第二输入/输出端的电流，并判定出所述相应半导体单元的一阈值电压；以及 一处理电路，所述处理电路经配置以将由相应的所述感应放大器判定出的每一个所述 阈值电压分类成一第一状态和一第二状态，并在所述映射表中的所述相应地址上标记每一 个所述阈值电压的状态。
7. 根据权利要求6所述的集成电路，其特征在于，所述至少一电流调整元件包括至少 一掺杂离子、以及根据德布洛伊长度DBL定义的电流路径的宽度或厚度中的任一者，且所 述电流路径的长度长于所述电流路径的宽度。
8. 根据权利要求6所述的集成电路，其特征在于，还包括： 公共第一输入/输出端线，所述公共第一输入/输出端线电连接所述半导体单元的所 述第一输入/输出端；以及 公共字线，所述公共字线电连接所述半导体单元的所述控制端。
9. 根据权利要求6所述的集成电路，其特征在于，所述半导体单元包括： 半导体衬底； 多个翅片层，所述翅片层垂直设于所述半导体衬底上，其中所述电流路径在所述翅片 层的顶部形成，且所述第一输入/输出端和所述第二输入/输出端分别设置在翅片层的一 端和另一端并与所述电流路径相连接；以及 多个介电层，所述介电层设置在所述多个翅片层上，其中所述控制端在所述介电层之 上。
10. 根据权利要求9所述的集成电路，其特征在于，所述介电层进一步延伸进入所述多 个翅片层之间的空间中，且所述控制层进一步围绕所述介电层。
11. 根据权利要求6所述的集成电路，其特征在于，所述第一输入/输出端、所述电流路 径以及所述第二输入/输出端形成多个纳米线，且伴随着在其间的多个介电层，所述控制 端进一步围绕所述纳米线。
12. 根据权利要求6所述的集成电路，其特征在于，所述半导体单元包括： 半导体衬底，所述半导体衬底经配置以作为所述第一输入/输出端； 多个建造在所述半导体衬底上的垂直柱，所述垂直柱子经配置以作为所述电流路径； 以及 多个介电层，所述介电层围绕所述多个垂直柱，所述第二输入/输出端被设置在所述 垂直柱上，且伴随着在其间的所述介电层，所述控制端围绕所述垂直柱。
13. -种密码生成方法，其特征在于，适用于具有多个半导体元件的集成电路，各个半 导体元件包括一第一输入/输出端、一第二输入/输出端以及一电流路径，所述方法包括： 配置各个半导体元件以表示地址在一映射表； 判断一第一读取电压以及一参考电流； 从所述第二输入/输出端感测一电流并确认对应的半导体元件的阈值电压，其中至少 一电流调整元件配置于至少一电流路径以调整电流； 分类各个阈值电压为一第一状态与一第二状态；以及 根据所述阈值电压的状态标记各个半导体元件在对所述映射表的地址。
14. 根据权利要求13所述的密码生成方法，其特征在于，所述至少一电流调整元件包 括至少一掺杂离子、以及根据德布洛伊长度DBL定义的电流路径的宽度或厚度中的任一 者，且所述电流路径的长度长于所述电流路径的宽度。
15. 根据权利要求13所述的密码生成方法，其特征在于，将每一个所述已确认的阈值 电压分类成所述第一状态和所述第二状态的步骤进一步包括以下步骤： 如果所述半导体单元的所述阈值电压低于所述第一读取电压，则将所述阈值电压分类 为所述第一状态；以及 如果所述半导体单元的所述阈值电压高于所述第一读取电压，则将所述阈值电压分类 为所述第二状态。
16. 根据权利要求13所述的密码生成方法，其特征在于，还包括以下步骤： 如果所述阈值电压的所述状态被分类为所述第一状态，则在所述映射表的所述相应地 址上将所述半导体单元标记为白色；以及 如果所述阈值电压的所述状态被分类为所述第二状态，则在所述映射表的所述相应地 址上将所述半导体单元标记为黑色。
17. 根据权利要求13所述的密码生成方法，其特征在于，将每一个所述已确认的阈值 电压分类成所述第一状态和所述第二状态的所述步骤还包括以下步骤： 比较来自所述第二输入/输出端的所述电流与所述参考电流达预定的次数； 判定第一个数是否大于第二个数，其中所述第一个数表示来自所述第二输入/输出端 的所述电流大于所述参考电流的次数，以及所述第二个数表示来自所述第二输入/输出端 的所述电流小于所述参考电流的次数； 如果所述第一个数大于所述第二个数，则将所述相应阈值电压分类为所述第一状态； 以及 如果所述第一个数小于所述第二个数，则将所述相应阈值电压分类为所述第二状态。
18. 根据权利要求13所述的密码生成方法，其特征在于，将每一个所述已确认的阈值 电压分类成所述第一状态和所述第二状态的所述步骤还包括以下步骤： 判定第二读取电压； 将每一个所述阈值电压分类成所述第一状态、所述第二状态，以及第三状态。
19. 根据权利要求18所述的密码生成方法，其特征在于，将已被判定的每一个所述阈 值电压分类成所述第一状态、所述第二状态以及所述第三状态的所述步骤进一步包括以下 步骤： 如果所述半导体单元的所述阈值电压低于所述第一读取电压，则将所述阈值电压分类 为所述第一状态； 如果所述半导体单元的所述阈值电压高于所述第一读取电压并低于所述第二读取电 压，则将所述阈值电压分类为所述第二状态； 如果所述半导体单元的所述阈值电压高于所述第二读取电压，则将所述阈值电压分类 为所述第三状态。
20. 根据权利要求18所述的密码生成方法，其特征在于，还包括以下步骤： 如果所述阈值电压的所述状态被分类为所述第一状态， 则在所述映射表的所述相应地址上将所述半导体单元标记为红色； 如果所述阈值电压的所述状态被分类为所述第二状态， 则在所述映射表的所述相应地址上将所述半导体单元标记为绿色；以及 如果所述阈值电压的所述状态被分类为所述第三状态，则在所述映射表的所述相应地 址上将所述半导体单元标记为蓝色。
21. 根据权利要求18所述的密码生成方法，其特征在于，将每一个所述已确认的阈值 电压分类成所述第一状态、所述第二状态以及所述第三状态的所述步骤还包括： 施加所述第一读取电压； 比较来自所述第二输入/输出端的所述电流与所述参考电流达预定的次数； 判定第一个数是否大于第二个数，其中所述第一个数表示来自所述第二输入/输出端 的所述电流大于所述参考电流的次数，以及所述第二个数表示来自所述第二输入/输出端 的所述电流小于所述参考电流的次数；以及 如果所述第一个数大于所述第二个数，则将所述相应阈值电压分类为所述第一状态。
22. 根据权利要求21所述的密码生成方法，其特征在于，如果所述第一个数小于所述 第二个数，则所述方法还包括以下步骤： 施加所述第二读取电压； 比较来自所述第二输入/输出端的所述电流与所述参考电流达预定的次数； 判定第三个数是否大于第四个数，其中所述第三个数表示来自所述第二输入/输出端 的所述电流大于所述参考电流的次数，而所述第四个数表示来自所述第二输入/输出端的 所述电流小于所述参考电流的次数；以及 如果所述第三个数小于所述第四个数，则将所述相应阈值电压分类为所述第二状态； 以及 如果所述第三个数大于所述第四个数，则将所述相应阈值电压分类为所述第三状态。
【专利摘要】本发明提供一种集成电路以及密码生成方法。所述集成电路包括多个场效应电晶粒、多个感测放大器以及处理电路。每个场效电晶粒经配置以表示映像表中的地址且包括源极、漏极、通道以与栅极。每一个感应放大器连接到所述漏极上且经配置以感应来自所述漏极的电流，并确定所述相应的场效应晶体管的阈值电压。所述处理电路经配置以分类各个由对应感测放大器确定的阀值电压为第一状态与第二状态，并标记于映像表中每个阀值电压的对应地址。
【IPC分类】H04L9-06, H03K19-0948
【公开号】CN104767519
【申请号】CN201510140408
【发明人】渡边浩志
【申请人】群联电子股份有限公司
【公开日】2015年7月8日
【申请日】2014年3月5日
【公告号】CN104518780A, US20150091747