制作电路化衬底的方法

专利名称：制作电路化衬底的方法
技术领域：
本发明涉及用以制作电路化衬底的方法，且更具体而言涉及用于多层式印刷电路板、芯片载体等等中的制作电路化衬底的方法。
背景技术：
现今的许多多层式印刷电路板(下文亦称作PCB)、层压芯片载体等等需要在一最小体积或空间中形成多个电路。这些结构通常包括由一介电材料层彼此分开的多个信号层、接地及/或电源平面的堆叠。所述导电平面中的选定平面可(通常)利用穿透中间介电层的电镀(例如用铜)孔(开孔)彼此电接触。如果电镀孔位于内部，则通常被称为“通路”；如果从一外表面伸进电路板内部一预定深度，则被称为“盲通路”；或者如果基本上穿透电路板的整个厚度，则被称为“电镀通孔(PTH)”。本文中使用的术语“通孔”意在包括所有三种类型的此等电路板开孔。
目前已知的制作PCB、芯片载体等等的方法通常包括制作单独的内层电路(电路化层)，这些内层电路通过在一包铜内层基础材料的铜层上涂覆一感光层或膜而形成。对感光涂层进行成像、显影，并蚀刻已曝光的铜以形成导体线路。蚀刻后，从所述铜上剥除感光膜便留下内层基础材料表面上的电路图案。该过程在电路板技术领域内被也称为光刻过程，因此，相信没有必要再做进一步的阐述。
在形成单独的内层电路后，通过制备一由多个内层、接地平面、电源平面等形成的一敷层来形成一多层堆叠，所述内层、接地平面、电源平面等通常由一预浸胶介电材料层彼此分开，且所述预浸胶介电材料层通常包括一层浸透一部分固化的材料(通常为B级环氧树脂)的玻璃(通常为玻璃纤维)布。此种材料也因其阻燃性(FR)等级而被称作“FR4”材料。该堆叠的顶部和底部外层通常包括包铜的、玻璃纤维充填的环氧平面衬底，其中所述铜包层包括所述堆叠的外表面。利用加热和压力使B级树脂完全固化来层压所述堆叠以形成一整体结构。如此形成的堆叠通常在其两个外表面上具有金属(通常为铜)包层。使用与用以形成内层电路的程序类似的程序在该铜包层内形成外部电路层。也就是说，将一感光膜施加至所述铜包层、曝光至图案化的活化辐射并加以显影(移除)。然后使用一蚀刻剂除去因显影感光膜而裸露出来的铜。最后，除去剩余的感光膜制成外部电路层。
上文所述的导电通孔(或互连线)用于将所述结构内的单独电路层彼此电连接并电连接至外表面，并且通常穿过所述堆叠的全部或一部分。通孔一般在形成外表面上的电路之前通过在所述堆叠的适当位置处钻孔而形成。在几个预处理步骤后，通过接触一电镀催化剂催化并且通常通过接触一无电或电解铜电镀液金属化通孔的壁以形成电路层之间的导电路径。在形成这些导电通孔后，利用上述程序形成外部电路或外层。
接下来，将芯片及/或其它电性组件安装于所述多层式结构的外表面中的一个或两个上，通常是通过使用焊接安装垫及焊料球将所述组件结合至所述PCB上来实现。结果会得到一种也可称作电性组合件的衬底及组件结构。根据要求，这些组件通常通过导电通孔与结构内的电路电接触。通常通过在外部电路层上涂覆一有机焊接掩膜涂层来形成焊垫。可利用一具有多个界定焊接安装垫形成区域的开孔的丝网通过在外部电路层的表面上丝网涂覆一液体焊接掩膜涂覆材料来施加所述焊接掩膜。或者，可将一光可成像焊接掩膜涂覆到电路板上并使其曝光和显影，从而获得一界定所述衬垫的开孔阵列。然后，利用所属技术领域已知的过程(例如波焊)用焊剂涂覆这些开孔。
在过去的几年里，此类产品的复杂度已显著增加。举例而言，用于主计算机的PCB可具有多达36层甚至更多的电路，且整个堆叠具有一多达约0.250英寸(250密耳)的厚度。这些电路板通常设计有3或5密耳宽的信号线和12密耳直径的通孔。对于当今许多电子产品(例如PCB、芯片载体等等)中电路密度的增加，所属行业力图将信号线的宽度减至2密耳或更小并将通孔直径减至2密耳或更小。当今，有几种这样的产品可供使用，但还需要更多这样的产品。
各种电路化衬底的实例及用以制作电路化衬底的方法进一步阐述于下列文献中。
在2001年9月11日颁发的第6,288,906号美国专利中，阐述一种制造包括用于其外导电层的电源平面的多层式印刷电路板的方法。将这些外导电层图案化以便容纳电路，例如集成电路和表面安装式装置。在包括用于与电路板的其他导电层电互连的电镀通路(孔)的外导电层上提供安装衬垫。
在2001年3月20日颁发的第6,204,453号美国专利中，阐述一种形成一具有一夹持于一对可光成像的介电层之间充当电源平面的金属层的PCB的方法。通过光形成的填充有金属的通路及通过光形成的电镀通孔位于可光图案化的材料中，且信号电路位于每一所述介电材料的表面上并连接至所述通路及电镀通孔。一边界可围绕板或卡，所述板或卡包括一自一个所述介电层的边缘终接于其中的金属层。提供一带有光孔的铜箔。第一及第二层可光成像可固化介电材料位于铜的对置侧上。在所述第一及第二层上显影所述图案以通过通孔露出所述金属层。在铜中的光孔处，在这两个介电层中曾图案化有孔的地方将通孔显影。随后，通过镀铜来将所述可光成像材料、通路及通孔的表面金属化。此较佳是通过借助光阻剂保护所述电路的其余部分并利用光刻技术来实现的。随后，移除所述光阻剂，从而得到一电路板或卡，所述电路板或卡具有位于两侧上的金属化层、从两侧延伸至中心的铜层的通路、连接这两个外部电路化铜层的电镀通孔。
在1999年6月15日颁发的美国专利第5,912,809号中，通过以选定的几何图案图案化一多层式电容性平面印刷电路板的电源平面来控制一电路板中的电位和甚高频(VHF)电流。选定的几何图案，不论是简单还是复杂，均通过引导电容容量专供一个或多个特定集成电路使用、对一个或多个特定集成电路呈隔离状，或在多个集成电路之间共用来控制电压和电流。
在1998年10月28日颁发的第5,822,856号美国专利中，阐述一种其中通过下述方式来制作电路板的工艺形成一带有一介电表面的衬底、将一金属箔及一可剥除的膜层压至所述衬底上、并贯穿所述可剥除的膜及箔在所述衬底中形成孔。可使用导电粒子或介电性导热粒子来填充一具有一有机碱的填充材料。借助足够的热量及压力将所述填充材料层压至所述可剥除的膜上，以迫使所述填充材料填充所述孔。对于导热填充物而言，将所述孔填充到足以通过所述孔进行电连接。将所述填充材料磨至与所述箔齐平并随后镀铜。将铜图案化以形成一布线层。在所述布线层上形成一永久的介电性光阻剂层，并在所述布线层的焊垫及导体上穿过所述可光成像的介电层形成通路孔。贯穿所述衬底形成孔，并对所述可光成像的介电层、所述通路孔的壁及所述通孔的壁进行镀铜。对所述可光成像的介电层上的铜镀层进行图案化以形成一外部布线层。通过焊接结合点将组件及/或引脚固定至所述电路化衬底的表面上以形成一高密度电路板组合件。
在1997年11月11日颁发的美国专利第5,685,070号中，阐述一种制造一用于直接芯片固定的印刷电路板或卡的方法，所述电路板或卡包括至少一电源核心、至少一邻近所述电源核心的信号平面，且提供多个用于提供电连接的电镀通孔。此外，一介电材料层邻近所述电源核心且一电路化导电层邻近所述介电材料，随后是一邻近所述导电层的感光介电材料。提供了光显影的盲通路用于随后连接至所述电源核心，并提供了钻制的盲通路用于随后连接至所述信号平面。
在1995年9月5日颁发的第5,448,020号美国专利中，阐述一种用于提供一受控阻抗挠性电路的系统及方法，所述方法包括提供一绝缘的挠性衬底，所述绝缘的挠性衬底具有对置的第一及第二表面并具有自第一表面延伸至第二表面的通孔。在所述挠性衬底的第一表面上形成一导电迹线图案。将一导电粘合剂膜涂覆至第二表面及所述通孔上。将所述通孔对齐以接触第一表面上导电迹线图案中的接地迹线。由此，建立一用于形成一高频信号传播环境的接地平面。所述导电粘合剂可为一b级环氧树脂或一热塑性材料。在该较佳实施例中，制作一自动粘合带框架。
在1995年5月23日颁发的第5,418,689号美国专利中，阐述一种用以制作一用于直接芯片固定的印刷电路板的方法，所述印刷电路板包括至少一个电源核心、至少一个邻近所述电源核心的信号平面、及多个用于进行电连接的电镀通孔。此外，一介电材料层邻近所述电源核心且一电路化导电层邻近所述介电材料，随后是一邻近所述导电层的感光介电材料。
在1995年1月24日颁发的第5,384,433号美国专利中，阐述一种用以制作一包括一导电焊垫阵列的PCB的方法，所述PCB上面包括设置于第一及第二表面上的组件安装孔。在所述第一及第二表面上设置一导电性固定焊接区阵列，其成对地布置成第一和第二固定焊接区。第一与第二固定焊接区彼此绝缘并隔开一距离，所述距离选择成使标准尺寸的组件能够在所述电路板的第一及第二表面上固定于其间。在第一及第二表面上设置第一及第二导电性电源分配平面并使所述第一及第二导电性电源分配平面与设置于上面的导电焊垫及第二固定焊接区相绝缘。
在1994年8月2日颁发的第5,334,487号美国专利中，阐述一种用以在介电材料上形成一具有贯穿所述介电材料的接入开孔或通路的导电材料图案的方法及此种结构。在一片要进行电路化的导电材料的一个面上提供一层第一可光成像介电材料。在所述导电材料的对置面上提供一层第二可光成像材料(例如一传统的光阻剂材料)。将所述第一可光成像材料层选择成使其不会被能显影所述第二材料层的显影剂显影。以图案方式将这两层可光成像材料曝光至辐射。显影第二层材料并蚀刻所露出的下层导电材料以形成所期望的电路图案。然后，显影第一层以形成连通所述电路图案的开孔或通路，并随后用一导电材料(例如焊料)来填充这些开孔或通路。
在1993年7月20日颁发的第5,229,550号美国专利中，阐述一种用于制作一高密度电路板的结构及方法。通过在一电路化电源核心上使用感光材料或其它介电材料，开制通路及焊接区、将其填充以接合性金属并使其与邻接的平面对齐，从而排除了在堆积高密度复合物时的主要对齐问题并减少了制作工艺中的步骤数量。
如本文中所述，本发明呈现出对在制造诸如PCB等多层式电路化衬底中所用的已知工艺(包括上述所述的工艺)的一重大改良。本发明的一特别重要的特征是使用两个面对的子复合物，这两个子复合物当结合在一起时会形成一其中具有经过填充(用介电材料)的开孔的共用导电层。然后，可钻制这些填充的开孔并使其形成导电开孔。通过下文说明可发现本发明的其它非常有利的特征。
据信，此一发明将代表所属技术领域中的一重大进步。

发明内容
因此，本发明的一主要目的是改良电路化基板技术。
本发明的另一目的是提供一种可利用所属领域内已知的传统过程实施并且因此相对容易且廉价实施的电路化衬底制作方法。
本发明的另一目的是提供各种适合利用通过本文所教示的方法形成的一衬底并因而具有本文所教示的显著优点的结构。
根据本发明的一个方面，提供一种用以制作一电路化衬底的方法，其包括形成一第一子复合物，所述第一子复合物包括一由部分固化的介电材料构成的一第一介电层且在其对置侧上定位有第一及第二导电层，所述第二导电层中包括复数个开孔；形成一第二子复合物，所述第二子复合物包括一上面定位有第三导电层的第二介电层；将所述第一与第二子复合物对齐以使所述第一子复合物的其中包括所述复数个开孔的所述第二导电层面对所述第二子复合物的所述第二介电层；使用足以使所述第一介电层的所述部分固化的介电材料基本上完全固化并且使此介电材料基本上填满所述第二导电层内的所述复数个开孔的压力及热量将这两个子复合物结合在一起。所述方法进一步包括如下步骤在相结合的第一及第二子复合物内形成导电开孔，以在所述第一、第二及第三导电层中的选定导电层之间提供电连接。


图1-5为侧视立面剖视图，其图解说明根据本发明一实施例制作一电路化衬底的各步骤；及图6也为一侧视立面剖视图，其图解说明一可利用本发明的教示内容制作的电性组合件，此组合件包括一例如图1-5中所示的电路化衬底。
具体实施例方式
为了更好地理解本发明以及其它和进一步的目的、优点和能力，本文结合上述附图参照以下揭示内容和随附权利要求。图1至图6中相同的编号将用来标识相同的元件。
本文使用的术语“电路化衬底”意在包括具有以交错方式布置的复数个介电层及复数个导电层的多层式结构。可用于所述介电层的介电材料的实例包括玻璃纤维加强的环氧树脂(在所属领域中有时称作“FR4”介电材料)、聚四氟乙烯(例如特氟隆)、聚酰亚胺、聚酰胺、氰酸树脂、可光成像材料及其它类似材料。此种衬底的导电层为金属并可在最终产品中起各种导电作用(例如用作电源、信号及/或接地平面)。用于此种层的金属的实例包括铜及铜合金，但也可包括其它金属(例如镍、铝等)或其合金。下文将更详细地阐述其他实例。电路化衬底的实例包括上述印刷电路板(或卡)及芯片载体。据信，本发明的教示内容也适用于所谓的“挠性”电路(其使用例如聚酰亚胺等介电材料)。
本文使用的术语“子复合物”意在包括一由至少一个介电层及在一实例中至少两个外部导电层构成的结构。在最简单的形式中，此种子复合物可只包括一个导电层。
本文使用的术语“信息处理系统”应指主要设计用于计算、分类、处理、发射、接收、检索、起始、切换、储存、显示、显现、测量、检测、记录、复制、处置或利用任何形式的用于商业、科学、控制或其他用途的信息、消息或数据的任何工具或工具集合。其实例包括个人计算机及诸如服务器、主机等大型处理器。此种产品通常包括其中定位有一个或多个电路化衬底的已知的适当机箱。在一已知实例中，利用一“母板”(例如一大型PCB)，所述母板包括与其耦接的一个或多个较小的电路板或卡，所述较小的卡或板中的每一者上面又具有根据此种系统的操作要求而定的电子组件，例如电阻器、电容器、模块等等。
在图1中，显示一根据本发明一实施例生产一电路化衬底的步骤。在此步骤中，提供一“子复合物”部件21，其由一具有基本上平坦及呈矩形形状(如图所示)的第一导电层23(较佳为铜或铜合金)、一由例如上述介电材料构成的介电层25及一第二导电层27(也较佳为铜或铜合金)构成。能够用于本发明中的介电材料的另一实例阐述于2004年3月31日提出申请且名称为“用于形成用于电路化衬底中的介电层的介电复合物”(Dielectric Composition For FormingDielectric Layer For Use In Circuitized Substrates)(发明者R.Japp等人)的第10/812,889号待决申请案中。另一种可用于层25的材料为一种在业内称为Driclad介电材料的聚合物材料，其是一种由本发明的受让人生产和销售的材料。(Driclad为Endicott Interconnect Technologies公司的一注册商标)。在一实例中，层23可为0.5密耳厚(1密耳等于千分之一英寸)，层25可为3.0密耳厚，且层27可为0.5密耳厚。值得注意的是，层25的介电材料并非完全固化，且在一实例中，处于一在所属领域中称作“B级”的状态下。已知许多介电材料的实例，尤其是也称作“FR4”材料的上述玻璃纤维加强的环氧树脂，当这些材料用于PCB制造时都具有此部分固化级。更重要的是，使用一低温层压工艺或一真空层压工艺将这两个导电层23及27结合至中间介电层25。在这两种情况下，工艺温度均足够低从而不影响(进一步固化)所述B级材料的流动性质。也就是说，不显著促进这些性质，以使所述介电材料保持在部分固化状态。在一实例中，此层压可在一从约75摄氏度到约130摄氏度的低范围的温度下并在一从仅约5p.s.i到约50p.s.i的压力下进行。因此，在不使用传统层压压制及与此相关的高温及高压的情况下将此结构结合在一起。
在图2中，显示层27中设置有复数个开孔31。在一实施例中，开孔规定为“光”孔以便能够穿过所述开孔形成导电通孔(参见下文)但不与所述导电层电接触。如果层27要作为最终电路化衬底中的一电源层(平面)-对于此处所示实施例而言就是如此，就会期望如此。在一实例中，在层27中可设置总共20,000个分别包括一为10密耳的直径的开孔31，且这些开孔31以从约5密耳到约20密耳不等的距离隔开。用以形成开孔31的较佳方法是使用已知的光刻处理，其中在所述层的裸露表面上沉积一光阻剂，根据所期望的开孔图案曝光所述光阻剂，并随后对所述光阻剂进行显影(移除以露出将被蚀刻掉而形成所述开孔的铜)。可使用任何适合的蚀刻剂-其一实例是氯化铜，并可使用在PCB制造中所用的传统蚀刻设备来涂覆这些蚀刻剂。
如上所述，小型化成为当今许多电路化衬底的一高度追求的特征，同时对更高密度电路线、焊垫、PTH等的需求不断增长。作为其一部分，还期望提供具有比在当前PCB及其它电路化衬底产品中通常所用的配置更薄的电源及其它内层(平面)，例如层27。然而，因所述层要经过后续处理(也许最严重的是与其中将子复合物对齐并结合至其它子复合物、层等以形成最终多层式结构(例如PCB)的层压相关的高温及高压)，故很难达到此种层的厚度的此种减小。迄今为止，一指定用作一电源或类似内部平面的典型的层往往需要由所谓的“一盎司”铜制成，这意味着其必须具有至少约1.4密耳的厚度。如通过上文所了解，本发明的导电层27具有更小的厚度，且因本发明独特的教示内容，能够容易地加以进一步处理，包括使用所属领域中当前所使用的高温及高压层压处理。由于所述“B级”介电层及所结合的第二导电层23以下文将更详细界定的方式为层27提供支撑，因而使此成为可能。
在图3中，子复合物21与一由一导电层43及相结合的介电层45构成第二子复合物41对齐，其中子复合物21的层27面对并接触介电层45。子复合物41的导电层43也较佳为铜，并可具有一约0.5密耳的厚度。介电层45可由与层25相同的材料构成，并也可处于“B级”状态，虽然此并非为获得本文中所教示的优点所必需的。在图3中，此时较佳使用传统的PCB层压设备及处理将这两个子复合物结合在一起。在一实例中，可使用从约180摄氏度到约220摄氏度范围内的温度及从约100p.s.i.到约1200p.s.i.范围内的压力。可见这些温度及压力明显高于与上述子复合物21的结合工艺相关的温度及压力。重要的是，这些相对高的温度足以达到至少两个目的(1)使层25的介电材料(及层45的介电材料-如果层45此时也处于“B级”)流入层27的开孔31中并基本上填满这些开孔；及(2)使所述介电材料完全固化。如果层45在处于此种相对高的温度的此层压期间完全固化，则其将不流动且将反而在一定程度上保持在其原始位置中，此图解说明于图3中，因为其中只将材料25显示成填充开孔31。然而，如果层45的材料处于“B级”，则开孔31将自其对置端得到基本填充。图4中所示的例示性分界线旨在更好地显示此种对置填充。(对于随后在图5-6中所述的各实施例也显示此种填充)。通过对置填充，因这两种介电材料(尤其是如果这两种介电材料为相似的成分)相“混合”，将不可能出现此种线。因此，在通常的实施例中显示此分界线仅是出于说明目的。在一实例中，图3中所示的最终相结合的复合物结构将具有一仅约四密耳至约十密耳的总厚度。如人们所了解，此复合物中的所有介电材料此时均完全固化。
在进行子复合物21及41的上述层压前，可能需要对层27的外表面进行处理以促进与所述介电材料的结合。此工艺的一实例为化学处理工艺，其中将裸露的外表面曝露至一含酸、过氧化物及一金属(较佳为铜)的溶液，一种已知的此类溶液称作“BondFilm”溶液，此种溶液当前可从Atotech Deutschland GmbH公司以此名称获得，Atotech Deutschland GmbH公司为一家国际性的公司，其在美国的营业地址位于1750 Overview Drive，Rock Hill，South Carolina。(BondFilm为Atotech Deutschland GmbH公司的一商标)。此BondFilm溶液主要由三种成分组成(1)硫酸；(2)过氧化氢；及(3)铜，以及其它Atotech Deutschland GmbH公司专有的成分。此工艺也称作一“氧化物替代工艺”，此意指其结果不会在经过处理的材料上形成氧化层。使用此BondFilm溶液，例如通过在约25至45摄氏度(C)的溶液温度下沉浸一从约30到约200秒的周期来处理导电层27。作为此处理的一部分，首先对导电层27进行清理和除油污，随后进行一活化步骤，接着对外露表面进行微蚀刻。最后，涂覆一很薄的有机层(或涂层)(未显示)。值得注意的是，当所述导电层结合至子复合物41时，此薄有机层保持处于所述导电层上。在一实例中，一用于此层的较佳有机材料为具有仅从约50埃到约500埃的厚度的苯并三唑。使用上述工艺处理所述铜层会使所述导电层外表面的厚RMS粗糙度从约0.1微米增加到约0.5微米，从而使在此后往所述介电层上层压时会在导电层与介电层之间形成可靠的结合。
在图4中，显示一类似于在图3中以子复合物形式所显示的复合衬底51(如上所述，注意中心部分中代表性分界线的微小差异，因为在此实施例中下部的子复合物介电材料也显示成已侵入内导电层(此时由编号27′表示)的开孔(此时由编号31′表示)内)。衬底51包括其中带有其复数个开孔31′的内导电层27′、分别为23′及45′的外导电层、而且当然包括中间的相结合的介电材料25′及45′。此时钻制(较佳使用机械式钻制或激光钻制)衬底51以形成完全贯穿所述衬底厚度(包括贯穿外导电层)的开孔53。值得注意的是，这些开孔53并不接触层27′的内导电表面，且因此仅包括其壁的介电材料。或者，例如，如果层27′用作一信号层，或者可能用作一接地且需要将所述衬底的电路的一个或多个其它部分接地至该层，则开孔53也可接触中间层27′并最终与中间层27’形成一电连接。
一旦形成开孔53(在一实例中，这些开孔可包括一仅为约2密耳的直径)，此时便较佳通过将这些开孔的内表面电镀上至少一个导电层55(此种层的一较佳导体为铜，其通过使用一传统的无电电镀作业来涂覆)来使这些开孔变得导电。也可使用其他用以涂覆所述层的方法，例如电解电镀。层55显示于图5中。可在一其中将外导电层23′及45′“电路化”以在其中形成所需的线、焊垫等(由编号56标记)的光刻处理步骤之后进行此种电镀，在此种情况下，所述电镀将产生直接毗邻开孔53的端部形成于层23′及45′的外导电部分上的“焊接区”。因此，此种电路化及电镀将在相应的对置外表面上产生邻接的两对“子层”23′与57、及45′与57。在此种情况下，第一子层(位于所述介电层上的)较佳由上述铜或铜合金材料构成。第二子层也较佳为铜或铜合金。为了提高导电性，也可增加由镍及金构成的第三及第四子层(为了便于说明而未显示)。图5中所示的结构此时即认为是一完工的电路化衬底，其适于形成一电气组合件或适于其自身构建于一信息处理系统(例如个人计算机、主机、服务器及诸如此类)内并作为该信息处理系统的一部分。此衬底当然也适用于诸多其它系统中，而不仅限于信息处理系统。值得注意的是，其还适用于结合(例如层压)至其它类似衬底及/或导电性及介电性层以形成一具有诸多导电层作为其一部分的多层式结构，例如一PCB。
对于一更加复杂的最终产品，根据本发明的教示内容制成的电路化衬底可包括不止三个导电平面作为其一部分。可利用本发明的教示内容来制成具有复数个内部信号、电源及/或接地平面作为其一部分的单个电路化衬底。在此一实施例中，如图5中所示形成的结构将在相应的外导电层上包括其他介电层。因此，图5所示的实施例仅作为本发明的代表性而不是限定性实施例。
在图6所示的实施例中，可利用衬底51的外导电层来互连一对电子结构，包括亦即一更大的PCB61及一电子组件63，例如一半导体芯片或者甚至一其中具有一个或多个此种芯片的芯片载体。当衬底51包括一个或多个安装于其上并与其电耦接的电子组件(例如一半导体芯片或芯片载体(其具有一个或多个芯片作为其一部分))时，其可以理解地形成一电性组合件。如果所述衬底呈一芯片载体(上面具有一个或多个芯片)的形式且又耦接至一下部衬底(例如PCB61)，则同样如此。一种用于耦接这些结构的已知方法是如图所示使用复数个焊料球65。此种芯片载体由本发明的受让人生产和销售，一种这样的产品称作“Hyper-BGA”芯片载体，用语“Hyper-BGA”为Endicott Interconnect Technologies公司的一注册商标。如上文所述，第二电子组件61的一实例可为一PCB，本发明的受让人也生产和销售几种类型的PCB。因此，一以此种方式形成的电性组合件适合定位于诸如个人计算机、主机或服务器以及所属领域中已知的其它系统的适当的机箱(未显示)内，以形成所述系统的电气系统的一部分。实现此种定位的方法在组合件领域中众所周知且相信没有必要再做进一步的阐述。
至此，上文已显示并阐述了一种电路化衬底，所述电路化衬底利用一对分别由至少一个介电层及至少一个导电层构成的结合的子复合结构，该对结合的子复合结构之一包括至少一个第二导电层。所形成的复合物独特地能够使用相对薄的中间导电层(例如可在最终结构中作为一电源平面的中间导电层)，这归因于至少所述在结合之前上面具有中间导电层的子复合物的支持构造。如此形成的产品可使用如上所述的传统的PCB制造设备及工艺来生产。所述结合结构本身可为一电路化衬底或者其可形成一适于与其它导体及介电层结合(例如“层叠”)以形成一更大结构的子复合物。
虽然本文已显示和阐述了本发明当前的较佳实施例，但所属领域的技术人员可明显看出，可对本发明作出各种改变和修改，此并不背离由随附权利要求书所界定的本发明的范围。
权利要求
1.一种用以制作一电路化衬底的方法，所述方法包括形成一第一子复合物，其包括一由一经过部分固化的介电材料构成的第一介电层并具有位于其对置侧上的第一及第二导电层，所述第二导电层中包括复数个开孔，所述形成包括在一不足以使所述部分固化的介电材料完全固化的温度下将由所述部分固化的介电材料构成的所述第一介电层与所述第一及第二导电层结合在一起；形成一第二子复合物，其包括一上面定位有一第三导电层的第二介电层；将所述第一与第二子复合物对齐，以使其中包括所述复数个开孔的所述第一子复合物的所述第二导电层面对所述第二子复合物的所述第二介电层；利用足以使所述第一介电层的所述部分固化的介电材料基本上完全固化的压力及热量将所述第一与第二子复合物结合在一起并还使所述介电材料基本上填满所述第二导电层内的所述复数个开孔；及在所述结合的第一及第二子复合物内形成导电开孔，以在所述第一、第二及第三导电层中选定的导电层之间提供电连接。
2.如权利要求1所述的方法，其中在所述结合所述第一与第二子复合物之前所述第二介电层也为一经过部分固化的介电材料。
3.如权利要求1所述的方法，其中利用一蚀刻作业来形成所述第二导电层内的所述开孔。
4.如权利要求1所述的方法，其中利用一层压工艺来实现所述将所述第一与第二子复合物结合在一起。
5.如权利要求4所述的方法，其中在一处于从约100p.s.i.到约1200p.s.i.的范围内的压力下及在一处于从约180摄氏度到约220摄氏度范围内的温度下实施所述层压工艺。
6.如权利要求1所述的方法，其进一步包括对所述第一及第三导电层进行电路化。
7.如权利要求6所述的方法，其中使用光刻处理来实现所述电路化。
8.如权利要求6所述的方法，其进一步包括将一电性组件定位于所述第一导电层上并将所述电性组件电耦接至所述第一导电层以形成一电性组合件。
9.如权利要求8所述的方法，其进一步包括提供一机箱并将所述电性组合件定位于所述机箱内以形成一信息处理系统。
10.如权利要求8所述的方法，其进一步包括将所述结合的第一及第二子复合物定位于一第二电路化衬底上并将所述结合的子复合物电耦接至所述第二电路化衬底。
11.如权利要求1所述的方法，其中使用一镀覆作业来实现所述在所述结合的第一及第二子复合物内形成所述导电开孔以在所述第一、第二及第三导电层中所述选定的导电层之间提供所述电连接。
12.如权利要求11所述的方法，其中所述镀覆作业为一无电镀覆作业。
全文摘要
本发明揭示一种制作一电路化衬底的方法及一种利用所述电路化衬底的电性组合件，其中所述衬底由至少两个子复合物构成，其中这些子复合物中的至少一个的介电材料在结合(例如层压)至另一子复合物期间受到充分加热，以使所述介电材料流入并基本上填满所述结合结构的一导电层中的开孔。在所述结合结构内形成导电通孔，以耦接所述结构的各导电层中选定的导电层。可通过将一个或多个电性组件(例如半导体芯片或芯片载体)定位于最终结构上并将这些电性组件电耦接至所述结构的外部电路来形成一电性组合件。
文档编号H05K3/46GK1996562SQ20061017052
公开日2007年7月11日 申请日期2006年12月21日 优先权日2006年1月4日
发明者罗伯特·M·雅普, 约翰·M·劳弗尔, 沃亚·R·马尔科维奇, 威廉·E·威尔逊 申请人:安迪克连接科技公司