或更多栅驱动IC输出扫描信号。
[0123]时序控制器140可通过在当前帧和先前帧之间比较图像数据，在多个栅驱动IC之中选出两个或更多栅驱动1C，以将扫描信号输出至图像发生改变的区域中形成的栅线。
[0124]上述的部分栅驱动方法包括在以分组方式包含了多个栅驱动IC的两个或更多栅驱动组之中选出用于驱动一帧的部分或全部栅驱动组的步骤(步骤I)，和进行控制以便从每个所选择的栅驱动组中包含的两个或更多栅驱动IC按顺序输出扫描信号的步骤(步骤2)。
[0125]此外，用于部分栅驱动的显示面板110包括在第一方向上形成的栅线GLl-GLn，在与第一方向相交的第二方向上形成的数据线DLl-DLm，以及设置用于将扫描信号提供至栅线GLl-GLn的多个栅驱动IC(即栅驱动器IC)。这里，仅仅所述多个栅驱动IC的一部分栅驱动IC可以输出用于驱动一帧的扫描信号。
[0126]已经对进行有效栅驱动的分区驱动方法和部分驱动方法进行了描述。下面，将示例性描述用于实现用于有效栅驱动的分区驱动的栅驱动分组结构和信号线结构，以及基于这种结构的部分驱动方法。
[0127]根据本实施例的显示设备100包括:显示面板110，其中设有m根数据线DLl-DLm和η根栅线GLl-GLn ;驱动m根数据线DLl-DLm的数据驱动单元120 ;栅驱动单元130，驱动η根栅线GLl-GLn，且包含η个栅驱动集成电路GIP#l_GIP#n ;控制数据驱动单元120和栅驱动单元130的时序控制器140，等等。
[0128]η个栅驱动集成电路GIP#l-GIP#n是基于M (大于或等于2的自然数)个实体而分离开的，并且被分成N(大于或等于2的自然数)个栅驱动组⑶G#1-GDG#N(η = ΝΧΜ，η表示栅线的数量，N表示栅驱动组的数量，M表示单个栅驱动组中的栅驱动集成电路的数量)。
[0129]N个栅驱动组⑶G#1-GDG#N对应于显示面板110的的N个部分区域PA#1_PA#N。
[0130]N个栅驱动组⑶G#1_GDG#N基于组驱动开始信号和组驱动刷新信号而分开操作(执行栅驱动操作，如输出扫描信号等)。
[0131]如上所述，通过显示面板110的分区操作，可以减少驱动整个显示面板110的时间，并可提高驱动效率。根据情况，通过驱动显示面板110的一部分，可极大地提高驱动效率，并可显著减少驱动时间。
[0132]下文中，假设与栅线数量和栅驱动集成电路数量对应的η为12，与部分区域数量以及栅驱动组数量对应的N为3，与单个栅驱动组GDG中包含的栅驱动集成电路对应的M为4。
[0133]图13Α和13Β是示出根据示例性实施例的栅驱动集成电路的布置的实例图。
[0134]参考图13Α，驱动12根栅线GL1，...，和GL12的12个栅驱动集成电路GIP#1，...，和GIP#12可全部设置在显示面板110的一侧。
[0135]不同于图13A的布置，参考图13B，栅驱动单元130可被划分成设置在一侧并且驱动奇数栅线GL1，GL3，...，和GLll的栅驱动单元130ο，以及设置在另一侧并且驱动偶数栅线GL2，GL4，...，和GL12的栅驱动单元130e。
[0136]参考图13B，12个栅驱动集成电路GIP#1，...，和GIP#12中的奇数栅驱动集成电路GIP#1，GIP#3，...，和 GIP#11 驱动 12 根栅线 GL1，...，和 GL12 中的奇数栅线 GL1，GL3，...，和GLl I，并且设置在显示面板110的一侧。
[0137]参考图13B，偶数栅驱动集成电路GIP#2，GIP#4，...，和GIP#12驱动12根栅线GL1，...，和GL12中的偶数栅线GL2，GL4，...，和GL12，并且设置在显示面板110的另一侧。
[0138]本发明以举例方式示出了栅线数量等于栅驱动集成电路的数量，但根据情况，栅线数量也可以大于栅驱动集成电路的数量。
[0139]下文中，对于图13A中栅驱动单元130在一侧的布置，和图13B中栅驱动单元130在两侧的布置，将示例性描述能够实现用于有效栅驱动的分区驱动的栅驱动分组结构和信号线结构，以及基于该结构的部分驱动方法。
[0140]图14是根据本实施例的被划分成三部分的显示面板110的实例图，用于图示实现分区驱动的栅驱动分组结构和信号线结构，以及基于该结构的部分驱动方法。
[0141]参考图14，显示面板110上显示图像的有源区(AA)被划分成三个部分区域PA#1，PA#2 和 PA#3o
[0142]图15A是在图13A的12个栅驱动集成电路GIP#1，...，和GIP#12的布置下(在一侧的布置)，用于分区驱动的三个栅驱动组⑶G#l，⑶G#2和⑶G#3的实例图。
[0143]参考图15A，12个栅驱动集成电路GIP#1，GIP#2，...，和GIP#12被分成三个栅驱动组⑶G#l，⑶G#2，和⑶G#3，每组包括四个电路。
[0144]因此，⑶G#1是驱动PA#1的栅驱动组，包括GIP#1，GIP#2，GIP#3，和GIP#4。⑶G#2是驱动PA#2的栅驱动组，包括GIP#5，GIP#6，GIP#7，和GIP#8。⑶G#3是驱动PA#3的栅驱动组，包括 GIP#9，GIP#10, GIP#11，和 GIP#12。
[0145]参考图15A，为了便于说明，在“GIP”后给出的GIP标识的形式从"#数字〃改为〃#数字(⑶G标识)-数字(⑶G中的GIP标识)。
[0146]即，GDG#1包括的 GIP#1，GIP#2，GIP#3，和 GIP#4 将被规定为 GIP#1_1，GIP#1_2，GIP#l-3，和 GIP#l-4，GDG#2 包括的 GIP#5，GIP#6，GIP#7 和 GIP#8 将被规定为 GIP#2_1，GIP#2-2，GIP#2-3，和 GIP#2_4，⑶G#3 包括的 GIP#9，GIP#10，GIP#11 和 GIP#12 将被规定为GIP#3-1，GIP#3-2，GIP#3-3 和 GIP#3_4。
[0147]图15B是在图13B的12个栅驱动集成电路GIP#1，...，和GIP#12的布置下(在两侧的布置)，用于分区驱动的三个栅驱动组⑶G#l，⑶G#2和⑶G#3的实例图。
[0148]参考图15B，三个栅驱动组⑶G#l，⑶G#2和⑶G#3中的每一个栅驱动组包括含有奇数栅驱动集成电路的奇数栅驱动组，以及含有偶数栅驱动集成电路的偶数栅驱动组。
[0149]更特别地，⑶G#1包括奇数栅驱动组⑶G#lo，其包含驱动PA#1中的奇数栅线GL
1-1和GL1-3的奇数栅驱动集成电路GIP#1-1和GIP#l-3 ;还包括偶数栅驱动组⑶G#le，其包含驱动PA#1中的偶数栅线GL 1-2和GL 1_4的偶数栅驱动集成电路GIP#1_2和GIP#1_4。
[0150]⑶G#2包括奇数栅驱动组⑶G#2o，其包含驱动PA#2中的奇数栅线GL 2-1和GL
2-3的奇数栅驱动集成电路GIP#2-1和GIP#2-3;还包括偶数栅驱动组⑶G#2e，其包含驱动PA#2中的偶数栅线GL 2-2和GL 2-4的偶数栅驱动集成电路GIP#2_2和GIP#2_4。
[0151]⑶G#3包括奇数栅驱动组⑶G#3o，其包含驱动PA#3中的奇数栅线GL 3-1和GL
3-3的奇数栅驱动集成电路GIP#3-1和GIP#3-3;还包括偶数栅驱动组⑶G#3e，其包含驱动PA#3中的偶数栅线GL 3-2和GL 3-4的偶数栅驱动集成电路GIP#3_2和GIP#3_4。
[0152]图16A是在图15A的栅驱动分组结构下，用于分区驱动的信号线结构的实例图。
[0153]参考图16A，为了给三个栅驱动组⑶G#l，⑶G#2和⑶G#3中的每一个提供对应的组驱动开始信号GDS#1，GDS#2和GDS#3，与三个栅驱动组⑶G#l，⑶G#2和⑶G#3相对应地设置三根组驱动开始信号线⑶SL#1，⑶SL#2和⑶SL#3。
[0154]参考图16A，S卩，通过⑶SL#1将⑶S#1提供给⑶G#l(例如，包含在⑶G#1中的GIP#1-1)，通过GDSL#2将GDS#2提供给GDG#2 (例如，包含在GDG#2中的GIP#2_1)，通过⑶SL#3将GDS#3提供给⑶G#3 (例如，包含在⑶G#3中的GIP#3_1)。
[0155]参考图16A，为了提供与三个栅驱动组⑶G#l，⑶G#2和⑶G#3对应的单个组驱动刷新信号(GDR)，可设置单根组驱动刷新信号线(GDRL)。
[0156]和图16A不同，为了提供与三个栅驱动组⑶G#l，⑶G#2和⑶G#3分别对应的3个组驱动刷新信号，可设置3根组驱动刷新信号线。
[0157]当采用上述信号线结构时，可以精确和独立地控制三个栅驱动组⑶G#l，⑶G#2和⑶G#3中每一个的驱动开始和结束。
[0158]图16B是在图15B的栅驱动分组结构下，用于分区驱动的信号线结构的实例图。
[0159]参考图16B，三个栅驱动组⑶G#l，⑶G#2和⑶G#3中的每一个栅驱动组包括含有奇数栅驱动集成电路的奇数栅驱动组，以及含有偶数栅驱动集成电路的偶数栅驱动组。
[0160]参考图16B，⑶G#1包括奇数栅驱动组⑶G#lo，其包含GIP#1-1和GIP#l-3 ;还包括偶数栅驱动组⑶G#le，其包含GIP#l-2和GIP#1_4。⑶G#2包括奇数栅驱动组⑶G#2o，其包含GIP#2-1和GIP#2-3 ;还包括偶数栅驱动组⑶G#2e，其包含GIP#2_2和GIP#2_4。⑶G#3包括奇数栅驱动组⑶G#3o，其包含GIP#3-1和GIP#3-3 ;还包括偶数栅驱动组⑶G#3e，其包含 GIP#3-2 和 GIP#3-4。
[0161]参考图16B，为了分别提供与奇数栅驱动组⑶G#lo，⑶G#2o和⑶G#3o对应的组驱动开始信号⑶S#lo，GDS#2o和⑶S#3o，以及与偶数栅驱动组⑶G#le，⑶G#2e和⑶G#3e对应的组驱动开始信号，对于三个栅驱动组⑶G#l，⑶G#2和⑶G#3，可以设置2X3根组驱动开始信号线⑶SL#lo，⑶SL#2o，⑶SL#3o，⑶SL#le，⑶SL#2e和⑶SL#3e。
[0162]S卩，通过⑶SL#lo将⑶S#lo提供给⑶G#1的⑶G#lo，通过⑶SL#le将⑶S#le提供给⑶G#1的⑶G#le。通过⑶SL#2o将GDS#2o提供给⑶G#2的⑶G#2o，通过⑶SL#2e将⑶S#2e提供给⑶G#2的⑶G#2e。通过⑶SL#3o将GDS#3o提供给⑶G#3的⑶G#3o，通过⑶SL#3e将GDS#3e提供给⑶G#3的⑶G#3e。通过⑶SL#4o将⑶S#4o提供给⑶G#4的⑶G#4q，通过⑶SL#4e将⑶S#4e提供给⑶G#4的⑶G#4e。
[0163]参考图16B，为了分别提供与奇数栅驱动组⑶G#lo，⑶G#2o和⑶G#3o对应的组驱动刷新信号(⑶Ro)，以及与偶数栅驱动组⑶G#le，⑶G#2e和⑶G#3e对应的组驱动刷新信号(⑶Re)，对于三个栅驱动组⑶G#l，⑶G#2和⑶G#3，可以设置2根组驱动刷新信号线⑶RLo和 GDRLe0
[0164]与图16B不同，为了分别提供与奇数栅驱动组⑶G#lo，⑶G#2o和⑶G#3o分别对应的组驱动刷新信号(⑶Ro)，以及与偶数栅驱动组⑶G#le，⑶G#2e和⑶G#3e分别对应的组驱动刷新信号(⑶Re)，对于三个栅驱动组⑶G#1，⑶G#2和⑶G#3，可以设置2X3根组驱动刷新信号线⑶RLo和⑶RLe。
[0165]当采用上述信号线结构时，根据奇/偶栅驱动方案，可以精确和独立地控制三个栅驱动组⑶G#l，⑶G#2和⑶G#3中每一个的驱动开始和结束。
[0166]图17A是在图16A的信号线结构下，分别提供给三个栅驱动组⑶G#l，⑶G#2和⑶G#3的三个组驱动开始信号GDS#1’ GDS#2和GDS#3’以及组驱动刷新信号⑶R的时序图。
[0167]参考图17A，为了报告三个栅驱动组⑶G#l，⑶G#2和⑶G#3中每一个的栅驱动开始，可将三个组驱动开始信号⑶s#I，GDS#2和GDS#3分别提供给三个栅驱动组⑶G#1，⑶G#2和 GDG#3o
[0168]g卩，GDS#1是报告⑶G#1的栅驱动开始的控制信号，被提供给⑶G#1的GIP#1_1。GDS#2是报告⑶G#2的栅驱动开始的控制信号，被提供给⑶G#2的GIP#2_1。GDS#3是报告GDG#3的栅驱动开始的控制信号，被提供给GDG#3的GIP#3_1。
[0169]参考图17A，组驱动刷新信号⑶R是报告三个栅驱动组⑶G#l，⑶G#2和⑶G#3中每一个的栅驱动结束的控制信号，在三个栅驱动组GDG#1，GDG#2和GDG#3中每一个的栅驱动结束时刻改变信号电平(低_>高或高_>低)。
[0170]在图17的例子中，在⑶G#1的栅驱动结束时刻之前，组驱动刷新信号⑶R保持在低电平(LOW)，并且在所述结束时刻被改变为高电平(HIGH)，然后降到低电平，并且在GDG#2的栅驱动结束时刻之前保持，在所述结束时刻又变为高电平(HIGH)，然后降到低电平(LOW)，并且在GDG#3的栅驱动结束时刻之前保持，在所述结束时刻又变为高电平(HIGH)，然后降到低电平(LOW)并且被保持。
[0171]尽管在图17A的例子中，组驱动刷新信号⑶R具有在三个栅驱动组⑶G#l，⑶G#2和GDG#3中每一个的栅驱动结束时刻上升的信号波形，但是GDR也可以具有在三个栅驱动组⑶G#l，⑶G#2和⑶G#3中每一个的栅驱动结束时刻下降的信号波形。
[0172]参考图17A，与第i个栅驱动组(例如⑶G#2)对应的组驱动开始信号(例如GDS#2)的下降时刻(例如FT_G2_S)，可以对应于与第i_l个栅驱动组(例如GDG#1)对应的组驱动刷新信号⑶R的上升时刻(例如RT_G1_E)。
[0173]与图17A不同，与第i个栅驱动组(例如⑶G#2)对应的组驱动开始信号(例如GDS#2)的上升时刻，可以对应于与第i_l个栅驱动组(例如GDG#1)对应的组驱动刷新信号⑶R的下降时刻。
[0174]参考图17A，⑶G