期间，inx化Is变为低电平，CKK为低电平，CKKB为高电平。移位寄存 器单元的第一S态非口TN1被关闭，双稳态电路工作，将上一时刻的高电平锁存在其中，作 为STV_N脉冲的后半个周期。此时，与时间段T2 -样，无论CK/CKB信号如何，0UT_1/0UT_2 都为低。
[0031] 在时间段T4期间，inx化Is仍为低电平，CKK为高电平，CKKB为低电平。移位寄 存器单元的第一=态非口TN1被打开，并且第二=态非口TN2被关闭，使得双稳态电路不工 作。inx化Is的低电平信号经由第一S态非口TN1和第四非口M将STV_N拉低为低电平。 此时，无论CK/CKB信号如何，0UT_1/0UT_2输出保持为低电平。
[0032] 此后，STV_N和0UT_1/0UT_2保持在低电平。每一级G0A都按照上述过程工作来 完成扫描激励脉冲的移位和本级驱动脉冲的输出。
[003引图6示意性地图示了根据本发明的另一个实施例的G0A电路单元200的框图。与 图2所示的G0A电路单元100相比，G0A电路单元200除了阵列基板行驱动寄存模块110和 阵列基板行驱动输出模块120之外，还可W包括扫描方向控制模块130。所述扫描方向控制 模块130包括用于接收正扫激励脉冲STV_N-1的第六输入端、用于接收反扫激励脉冲STV_ 化1的第^；：输入端、被施加第一直流电平CN的第一扫描方向控制端、被施加第二直流电平 CNB的第二扫描方向控制端、被连接到所述第一输入端的第二输出端，W及模拟开关。第二 直流电平CNB与第一直流电平CN是互补的。模拟开关在第一直流电平CN和第二直流电平 CNB的控制下，将正扫激励脉冲STV_N-1和反扫激励脉冲STV_N+1中的一个选择性地路由到 第二输出端作为本级激励脉冲inxtpls。例如，当CN为高电平，CNB为低电平时，模拟开关 将正扫激励脉冲STV_N-1路由到第二输出端作为本级激励脉冲inxtpls，执行正向扫描；反 么当CN为低电平，CNB为高电平时，模拟开关将反扫激励脉冲STVJHl路由到第二输出端 作为本级激励脉冲inxtpls，执行反向扫描。
[0034]图7示意性地图示了通过级联如图6所示的G0A电路单元200而构成的G0A电路， 其中仅示出了两个G0A电路单元200,并且该两个G0A单元200中除了本级输出端（0UT_x， x=l, 2，3，…n)之外对应的端子用相同的参考文字表示。如所示的，第一级GOA电路单 元200的第一输出端(其在正向扫描的情况下输出次级激励脉冲STV_N)连接到第二级G0A 电路单元200的第六输入端(其在正向扫描的情况下接收来自第一级的STV_N作为本级激 励脉冲inxtpls)，并且第二级G0A电路单元200的第一输出端(其在反向扫描的情况下输出 次级激励脉冲STV_N)连接到第一级G0A电路单元200的第走输入端(其在反向扫描的情况 下接收来自第二级的STV_N作为本级激励脉冲inxtpls)，依此类推。换言之，除第一级阵 列基板行驱动电路单元之外，每一个阵列基板行驱动电路单元的第六输入端连接到上一级 阵列基板行驱动电路单元的第一输出端，并且除最后一级阵列基板行驱动电路单元之外， 每一个阵列基板行驱动电路单元的第^；：输入端连接到下一级阵列基板行驱动电路单元的 第一输出端。由此，在正向扫描的情况下，在施加到第一级G0A电路单元200的正扫激励脉 冲STV_N-1的激励下，可W从上到下向各个像素行顺序地提供相应的栅极驱动脉冲〇UT_l， 0UT_2，0UT_3，0UT_4，…，0UT_n;反之，在反向扫描的情况下，在施加到最后一级GOA电 路单元200的反扫激励脉冲STVJHl的激励下，可W从下到上向各个像素行顺序地提供相 应的栅极驱动脉冲 〇UT_n,OUT_n-l, 0UT_n-2, 0UT_n-3,…，0UT_1。
[0035] 图8图示了根据发明的另一实施例的一种GOA电路的实现方式的原理图，其中仅 示出了两个级联的G0A电路单元。如所示的，一个G0A电路单元包括阵列基板行驱动寄存 模块110、阵列基板行驱动输出模块120和可选的扫描方向控制模块130。
[0036] 图8中图示的阵列基板行驱动寄存模块110和阵列基板行驱动输出模块120与前 面描述的那些相同，并且在此不进行详细描述。
[0037] 特别地，可选的扫描方向控制模块130包括用于在第一直流电平CN和第二直流电 平CNB的控制下，将正扫激励脉冲STV_N-1和反扫激励脉冲STVJHl中的一个选择性地路 由到第二输出端的模拟开关。在该实现方式中，该模拟开关包括第一传输口TG1和第二传 输口TG2。正扫激励脉冲STV_N-1被提供给第一传输口TG1的输入端，第一直流电平CN被 施加到第一传输口TG1的第一控制端，第二直流电平CNB被施加到第一传输口TG1的第二 控制端，并且第一传输口TG1的输出信号被路由到扫描方向控制模块130第二输出端作为 本级激励脉冲inxtpls。反扫激励脉冲STV_N+1被提供给第二传输口TG2的输入端，第二 直流电平CNB被施加到第二传输口TG2的第一控制端，第一直流电平CN被施加到第二传输 口TG2的第二控制端，第二传输口TG2的输出信号被路由到扫描方向控制模块130的第二 输出端作为本级激励脉冲inxtpls。
[003引下面结合图3中所示的信号时序来详细介绍图8中的G0A电路的操作。假定第一 直流电平CN为高电平，第二直流电平CNB为低电平，也即，G0A电路工作在正向扫描模式下。
[0039] 在时间段T1期间，CKK为低电平，CKKB为高电平，STV_N-1为高电平。移位寄存器 单元的第一=态非口TN1被关闭，使得STV_N-1不能进入由第二=态非口TN2和第四非口 M组成的双稳态电路，而是直接和CKKB-起输入至与口A1。此时，与口A1的输出为高电 平，此高电平分别输入两个与非口AN1、AN2中的每一个的一个输入端，该两个与非口AN1、 AN2的另一输入端分别被提供CK和C邸。在CK的前半个周期期间，CK为高电平，C邸为低 电平，使得〇UT_l为高，0UT_2为低。与此相反，在CK的后半个周期期间，CK为低电平，C邸 为高电平，使得〇UT_l为低，0UT_1为高。
[0040] 在时间段T2期间，STV_N-1仍然保持在高电平，CKK为高电平，CKKB为低电平。移 位寄存器单元的第一=态非口TN1被打开，并且第二=态非口TN2被关闭，使得双稳态电路 不工作。STV_N-1脉冲的后半个周期经过第一S态非口TN1和第四非口N4被路由到第一输 出端，输出将被输入至下一级G0A单元的高电平信号（即，STV_N脉冲的前半个周期，其将使 得下一级G0A单元能够生成两个栅极驱动脉冲0UT_3/0UT_4)。此时，由于CKKB为低，所W 与口A1的输出为低电平，使得无论CK/CKB是否为高电平，0UT_1/0UT_2保持为低电平。
[0041] 在时间段T3期间，STV_N-1变为低电平，CKK为低电平，CKKB为高电平。移位寄存 器单元的第一S态非口TN1被关闭，双稳态电路工作，将上一时刻的高电平锁存在其中，作 为STV_N脉冲的后半个周期。此时，与时间段T2 -样，无论CK/CKB信号如何，0UT_1/0UT_2 都为低。
[0042] 在时间段T4期间，STV_N-1仍为低电平，CKK为高电平，CKKB为低电平。移位寄 存器单元的第一=态非口TN1被打开，并且第二=态非口TN2被关闭，使得双稳态电路不工 作。STV_N-1的低电平信号经由第一S态非口TN1和第四非口M将STV_N拉低为低电平。 此时，无论CK/CKB信号如何，0UT_1/0UT_2输出保持为低电平。
[00创此后，STV_N和OUT_l/OUT_2保持在低电平。每一级GOA都按照上述过程工作来 完成扫描激励脉冲的移位和本级驱动脉冲的输出。
[0044] 还应当理解，图5和8中所示的电路配置仅是示例性的。对于同样的电路行为或 功能，可W基于布尔代数公式得到不同的口电路结构。例如，在忽略缓冲电路的情况下，图 5和8中所图示的阵列基板行驱动输出模块120的数字逻辑电路的功能可W表示为： om_\ ={CKKB.inxtpls).CK二辟'邸初梦巧 +深二CKKB+in^s+ ^ OUT_2 ={CKKBmxtpM) CKB=(^KKBmxtpls)+CKB= + 其中，每一个布尔代数表达式都可W表示一个具体的口电路结构。因此，代替如图5和 8中所图示的口电路结构，还可W利用例如由一个与非口、一个非口化及一个或非口组成的 数字逻辑电路来生成第一栅线驱动脉冲〇UT_l，即，0。了_\二霄邸'1啤松)+透。毯牌的 变型是本领域技术人员已知的，并且在此将不进行详细描述。
[0045] 根据一个实施例，前面描述的G0A电路单元100、200可W是