用于测试集成电路的探测器件的制作方法

本发明涉及通过探测IC上的细间距接触垫或(微)凸块阵列来电测试IC，本发明尤其涉及用于测试集成电路的探测器件。

背景技术：

大阵列细间距探测的困难包括：与微凸块的不断缩小的尺寸和间距匹配的探针阵列的构造，探针与凸块的对准，由探测引起的可能的凸块损坏，从大探针阵列到电测试装备的扇出路由，以及细间距探针在重复使用之后的耐久性。

如今，在测试中的IC上，常规悬臂探测技术可行地降至20μm间距的接触垫或凸块阵列。不幸的是，悬臂梁阻止构造任意探针阵列，因为该配置限于两行或者四个交错行。垂直探测卡允许构造任意阵列。不幸的是，垂直探测卡(包括高级MEMS探测卡)限于最小40μm的间距。

另一个问题涉及用于将探测卡放置到测试中的器件上的探测台的精度。如今最先进的探测台的“探针到垫对准(PTPA)”精度为+/-1.8μm。如果微凸块间距为20μm且凸块直径约为10μm，它则开始变成瓶颈。

文献US2004/0032271公开了一种由柔性绝缘片组成的各向异性探测接触器，其具有从片的一个表面运行到相反表面的平行导电探针阵列。探针的间距小于测试中的器件上的凸块的间距，因此每一个凸块被多个探针接触。接触器置于测试中的IC的触点与具有面向测试中的IC上的触点的相同数量的触点的测试器输入板之间。该接触器的优点在于，与测试中的IC的仔细对准不是必要的。如果探针的直径可变得足够小，该接触器则可用于测试具有间距小于40μm的微凸块的IC。此处的缺点是，接触器必须与测试中的每一个IC专用的测试器输入板一起使用。

技术实现要素：

本发明涉及一种如在所附权利要求中公开的探测器件。该器件包括半导体基板以及附连到该基板的各向异性导电接触器。基板包括集成电路部分，集成电路部分包括在基板表面上的接触垫阵列。接触器附连到垫阵列并且包括探针阵列，每一个探针与一个垫接触。IC部分包括用于选择数个探针且将所选探针连接到该器件的I/O端子的电路系统，从而连接到测试装备。根据特定实施例，各向异性导电接触器包括嵌入绝缘矩阵的大量纳米级导体，从而每一个探针由多个纳米级导体形成。

由此，本发明涉及一种用于电测试集成电路(IC)的探测器件，要测试的IC包括接触结构阵列，探测器件包括：

·半导体基板，半导体基板包括多个输入/输出(I/O)端子和集成电路(IC)部分，IC部分包括在基板表面上的接触垫阵列；

·附连到基板的IC部分的接触器，接触器包括附连表面和接触表面以及在两个表面之间延伸的导电探针阵列，探针阵列与接触垫阵列物理和电接触，并且其中接触器的接触表面被配置成通过在要测试的IC上的接触结构与数个探针之间建立物理和电接触而置于要测试的IC上；

其中基板的IC部分包括用于选择各个探针且在所选探针与一个或多个I/O端子之间建立连接的电路系统。附连表面和接触表面优选相互平行。

根据实施例，数个相邻探针被分组在数个单位单元中，并且IC部分包括用于选择每一个单位单元中的各个探针并且在所选探针与一个或多个I/O端子之间建立连接的每一个单位单元的选择电路。

选择电路可包括多路复用的传输门阵列，传输门连接在这些探针中的每一个探针与一个或多个I/O端子间，并且基板包括输入端子以及用于将一组数字选择信号携带到选择电路的选择信号线。在后一实施例中，基板包括若干单位单元共用的选择信号线，从而一组选择信号可用于选择多个选择电路中的探针。

根据实施例，基板的IC部分进一步包括用于实现若干所选探针的互连的电路系统。

根据实施例，接触器包括沿着相同的方向取向且在附连表面与接触表面之间延伸的多个纳米级电导体，这些导体嵌入电绝缘材料矩阵，从而接触器只在这些导体的方向上导电，接触器的附连表面附连到基板的IC部分以使多个导体与这些接触垫中的每一个接触垫物理和电接触，每一组多个接触导体形成在接触器的两个表面之间延伸的探针。纳米级导体优选垂直于附连表面取向。术语‘纳米级’意指导体的直径(或等效尺寸)是几纳米或几十纳米的数量级，例如在10和100纳米之间。

根据实施例，导体是嵌入聚合物矩阵的碳纳米管。根据另一实施例，导体是嵌入阳极氧化铝矩阵的金线。

基板可包括可通过光学或红外检测器检测的标记。基板的IC部分可包括多个压力传感器，每一个压力传感器被配置成检测向这些探针之一施加的压力。

根据实施例，若干单位单元被分组在单位框中，并且IC部分包括每一个单位框的选择电路。

本发明同等地涉及一种用于测试通过根据本发明的探测器件测试中的集成电路(IC)的方法，测试中的IC包括具有给定间距的接触结构阵列，其中探针阵列的间距小于要测试的IC上的接触结构阵列的间距，从而在探测器件置于要测试的IC上时，至少一个探针落在接触结构上。

本发明同等地涉及一种部件套件，包括：

·要测试的一个或多个IC，每一个IC包括接触结构阵列，该阵列由给定间距限定；

·根据本发明的探测器件，其中探测器件的接触器中的探针阵列的间距小于要测试的一个或多个IC的接触结构阵列的间距，从而在探测器件置于要测试的IC上时，至少一个探针落在接触结构上。

根据所述部件套件的实施例，探测器件上的I/O端子之间的间隔比要测试的IC上的接触结构之间的间隔宽。

本发明同等地涉及一种用于在根据本发明的探测器件置于IC上时确定哪一些探针与测试中的IC的接触结构物理接触的方法，该方法包括以下步骤：

-将两个接触结构电短路；

-选择探测器件上的成对的探针并且检查所选对的探针是否短路；

-如果探针短路，则推断出所选探针与短路的接触结构物理和电接触。

本发明同等地涉及一种用于在根据本发明且设置有可通过光学检测器检测的标记的探测器件置于IC上时确定哪一些探针与测试中的IC的接触结构物理接触的方法，该方法包括以下步骤：

-检测探测器件上的一个或多个标记；

-检测测试中的IC上的一个或多个标记；

-确定探测器件上的标记与测试中的IC上的标记之间的距离；

-在所述距离的基础上确定哪一些探针与测试中的IC的接触结构之一接触。

本发明同等地涉及一种用于在根据本发明且设置有压力传感器的探测器件置于IC上时确定哪一些探针与测试中的IC的接触结构物理接触的方法，该方法包括以下步骤：

-检测压力传感器的输出；

-在所述输出的基础上确定哪一些探针与测试中的IC的接触结构之一接触。

附图说明

图1a解说根据本发明的实施例的置于要测试的集成电路芯片上的探测器件。图1b示出该器件的探针相对于要测试的IC的微凸块的位置的俯视图。

图2a-2b解说其中探针被分组在每一单位单元16个探针的单位单元中的实施例。

图3a解说其中该器件包括用于实现多个探针的互连的电路系统的实施例。图3b示出编程电路系统的可能实施例。

图4示出进一步配备有附连到一个单位单元的探针的压力传感器的实施例。

图5示出其中附加级的选择电路系统集成在探测器件中的实施例。

图6示出其中探针由嵌入非导电矩阵的多组纳米级导体形成的实施例。

图7解说用于生产根据图6的器件的数个制作步骤。

具体实施方式

图1a示出根据本发明的实施例的探测器件。该器件包括半导体基板1(优选硅基板)以及附连到该基板的各向异性导电接触器2。各向异性导电接触器2具有基本平行的上表面和下表面3和4，在此上表面3被称为附连表面而下表面4被称为接触表面。接触器2包括在接触器的表面3和4之间延伸的导电探针阵列5。这些探针在纵向上导电(在接触器2水平取向时)而在横向上不导电，由此术语“各向异性导电”。接触器可包括非导电材料块或片，其具有嵌入非导电材料的探针。接触器2作为整体优选具有兼容度，使得能够通过给定压力将接触器置于测试中的器件上，其中接触器发生略微的弹性变形，这优化与测试中的器件的接触(进一步看到)。为了这一目的，非导电材料优选是柔性材料并且探针5由此还可以是弹性变形的。基板1包括集成电路(IC)部分6，该IC部分包括在基板表面上的接触垫阵列7。部分6命名为“IC部分”源于半导体基板的这一部分可通过如本领域中众所周知的标准前段制程(FEOL)和后段制程(BEOL)加工而获得的事实。探针阵列5物理和电连接到接触垫阵列7，即每一个探针5与相应的垫7接触。

IC部分6连接到I/O端子8，从而连接到测试装备(未示出)。在图1所解说的实施例中，该连接由穿过基板厚度的TSV连接9建立。TSV已知表示“穿过硅通孔(via)”，但是在本上下文中，材料不限于硅，因此TSV可被定义为“穿过半导体通孔”或者“穿过基板通孔”。替换地或者与数个TSV 9结合，可应用线接合将IC部分6连接到与IC部分6相同的表面上的I/O端子。

图1a进一步解说探测器件被配置成置于微电子组件(例如，要测试的集成电路芯片11)的接触结构阵列15上，以使探针5与接触结构15电和物理连接。这些接触结构可以是例如在间距小于20微米的有规律的阵列中以有规律的距离排列的测试中的集成电路芯片的一组垫或微凸块。当接触器2兼容时，接触器的弹性变形在微凸块15(这些微凸块可具有5至10微米的高度)之间的区域中实现，由此确保探针5与凸块15之间的最佳接触压力。接触器2的兼容还允许接触器2置于其高度变化的微凸块阵列15上。

如在附图中看到的，垫7之间以及由此探测器件上的探针5之间的间距显著地小于微凸块15之间的间距，由此确保始终存在落在每一个凸块15上的至少一个完整的探针5。同样，优选为圆形的探针5的截面尺寸显著地小于凸块15的尺寸。以此方式，探针阵列5以图1b所示的方式与凸块阵列15重叠。在探针5的直径为b、凸块15的直径为a、探针阵列的间距为s、并且凸块阵列的间距为p的情况下，以下关系限定优选实施例：

b＜p-a以及

取s＝2b的设计，第二要求可被简化成b＜0.26a或者s＜0.52a。为了在(此后所描述的)映射步骤中便利，优选将探针间距s设计为凸块间距p的(i是大于1的整数)。因此，对于大多数应用，s可被取为p的1/4。尺寸的真实示例为：p＝20μm；a＝10μm；s＝5μm；b＝2.5μm。

由于间距s和p之间的显著差值，探测器件可置于具有仅仅粗糙精度(例如，具有凸块间距p的幅度的数量级的精度)的要测试的芯片上。可能只需要该器件相对于测试中的IC的旋转对准，以使探针阵列的行和列的方向与凸块阵列的行和列的方向对准。当完整的晶片设置在要测试的多个IC上时，该旋转对准必须完成仅一次，从而向完整的测试序列添加很少的时间开销。

由于垫7是半导体基板1的集成电路部分6的一部分，因此可通过标准的后段制程加工技术生成这些垫，涉及金属化层的单镶嵌或双镶嵌(double damascene)制作，如在本领域中已知的。这使得生成所需小间距的垫7成为可能，这使得该器件可应用于测试具有很细间距(例如，降至20微米或更少)的微凸块的IC。

本发明的探测器件的IC部分6进一步包括用于选择垫7中的一个或多个垫且由此选择与所述垫7物理接触的探针5、并且将所选探针5连接到I/O端子8的电路系统16，而其他探针未连接到任何I/O端子。这使得只向所选数量的探针5(即，如通过稍后将在该文本中给出的示例的映射过程而建立的与微凸块15接触的探针)供应测试信号或者只从这些探针接收这些测试信号成为可能。选择电路系统16包括至少一组微电子开关，开关连接在探针5中的每一个探针与一个或多个I/O端子8之间。这些开关允许与探针5传输模拟信号。根据优选实施例，这些开关是所谓的传输门，包括由此如本领域中已知的平行nMOS和pMOS晶体管。输入端子17和信号线18被设置为向选择电路系统16供应选择信号，以控制这些开关的状态。选择电路系统16避免了为每一个探针5设置单独I/O端子的需要。

选择电路系统16的优选实施例在图2a和2b中解说。排列在该阵列的方形区域上的每一组16个探针被定义为“单位单元”14并且被设置有选择电路20。由此，选择电路20是图1a所示的‘选择电路系统16’的实施例。每一个单位单元14置于一个微凸块15上方；由于微凸块15与探针5之间的间距差值，每一个单元中的至少一个探针5将自动地接触凸块。每一个选择电路20被配置为多路复用的传输门阵列，该传输门阵列为由一组4个数字选择信号控制，允许选择每一个单元中的16个探针之一并且通过选择该探针来建立所选探针与连接到I/O端子8的输入/输出信号线21之间的模拟信号连接。此外，四个数字选择信号可由探测器件的所有单位单元14共享，由此四个选择输入端子17足够用于选择每一个单位单元中的探针。当已经充分地建立探针阵列与微凸块阵列之间的映射(确定哪一些探针与哪一些微凸块接触)时，由此针对所有微凸块同时完成对探针的选择，即通过四条线21上的单组数字信号选择每一个单位单元中的16个探针中的相同探针。根据其他实施例，可设置多于4个的选择信号，由此允许选择每一个单位单元14中的多个探针，由此可能减小与接触结构15的接触电阻。

图2还解说I/O端子8以比要测试的IC上的微凸块15更宽的距离间隔开。该间隔差优选比附图所示的距离大得多。优选，I/O端子形成具有给定间距的有规律的阵列，该给定间距远远大于微凸块之间的间距，高达几百微米或者甚至毫米。这便于测试装备访问I/O端子。本发明的优点在于，可实现从窄间距的微凸块15到较宽间距的I/O端子8的“扇出路由”。在图2的实施例中，这通过合适地路由IC部分6中的导体来完成，如导体21的形状示意性解说的。替换地，可在每一个单位单元14上方(即，以与凸块15相同的间距)形成TSV 9，并且可在基板1的后侧(在图2a中的附图的顶部)生成再分布层。再分布层是例如可通过BEOL工艺步骤实现的已知概念，其中通孔连接在基板中横向地重新路由到其他接触区域。然后，在接触区域上形成I/O端子，位于比TSV 9更宽的中间距离处。根据其他实施例，IC部分6中的‘扇出路由’可与基板1的后侧的再分布层组合。

本发明的器件可以本领域中已知的任何方式构建到探测台中。优选地，该器件通过焊接或者通过旋拧到接触垫上而连接到探测卡。然后，探测卡被安装在探测卡夹中。测试中的该器件相对于该探测卡夹的定位通过在两个正交方向上的平移运动进行。探测卡本身连接到测试装备。

除了选择电路系统16/20以外，IC部分6可包括编程电路系统25，如图3a中所解说的。编程电路系统被配置成实现所选探针5之间的互连，并且优选包括通过输入端子26和信号线29供应的控制信号可致动的附加开关。编程电路系统的示例性布局在图3b中示出。图3b是连通性的示意性表示，不是实际器件的视图。只描绘了被接触器2的各部分接触的四个微凸块15，其中16个信号通过探针5传送到选择电路20中的每一个选择电路并且经由端子17对探针进行选择。编程电路系统25包括两行传输门Xi和Yi，传输门连接在每一条I/O信号线21与两条互连线27和28中的一条互连线之间。导通或闭合所选数量的传输门Xi和Yi允许在内部互连一组微凸块15并且等同地互连已经连接到这些微凸块的I/O端子8。图3b的布局只是示例并且技术人员能够应用其他配置，能够实现多个探针的互连。端子26和线29在矩形内绘制，该矩形表示图3b中的编程电路系统25，但是这些特征被认为由此在编程电路系统外部(如在图3a中看到的)。图3b所示的端子50/51是任选的。添加端子50/51允许例如通过将互连线27/28用作感测线测量在点50/51处的电压且经由正常I/O端子8传递电流来控制该电压。

当该器件置于凸块15上时，执行映射过程以映射出探针5中的哪一个探针与凸块15物理接触。凸块15可通过坐标[x,y]标识而探针5可通过坐标(x,y)标识，其中x和y整数始于1且高达各个阵列中的行数和列数。根据第一实施例，该映射通过电映射过程完成。两个凸块(例如，[1,1]和[2,1])在要测试的IC的设计中或者通过凸块之间的外部连接短路。然后，扫描成对的探针5，即通过向探测器件的端子17施加所需选择信号来选择成对的探针。然后，测试装备验证所选探针是否短路。当发现两个短路探针时，这些探针被登记为凸块[1,1]和[2,1]的匹配探针。所扫描的探针对可通过考虑第一探针探针和第一凸块之间的最大可能偏移(misalignment)以及凸块间距和直径与探针间距和直径之间的已知差值来挑选。在图2的实施例中，系统性探针对可通过选择两个相邻单位单元14中的每一个单位单元中的探针(即，通过选择探针对(x,y)和(x+4,y))来挑选。相应地，可容易地进行其余探针和凸块的映射。替换地，电映射可通过对测试中的IC进行常规开路-短路测试来完成。要探测的微凸块是到测试中的IC的I/O门。这些I/O将被配备有可进行常规开路/短路测试的I/O驱动器，如在实质上所有IC测试开始时所完成的。如果对探针5中的每一个探针进行这种测试，则随后该探针5连接到所测试的微凸块15。

根据另一实施例，应用一种光学映射方法。在探测器件落在要测试的IC上之后，从第一探针[1,1]和第一凸块(1,1)的相对位移可通过光学检测、测量和计算来检测。这可通过在基板1的后侧或前侧添加标记来实现。可使用本领域中已知用于确定偏移、还已知为半导体加工中的覆盖误差的标记(诸如框中框、圆、或者交点)。还在要测试的IC上作出标记。基于光学或红外相机的成像系统检测基板1以及要测试的器件上的标记，并且计算其相对距离。由于基板1上的标记与第一探针之间的距离以及要测试的IC上的标记与第一凸块15之间的距离是通过设计和制造而准确地确定的已知值，因此容易地计算探测器件上的第一探针与要测试的器件上的第一凸块之间的相对位移。然后，该值用于在探测器件上的探针阵列与要测试的凸块阵列之间进行映射。因此，可应用上述光学映射方法的根据本发明的探测器件被设置有可通过光学检测系统检测的一个或多个标记。

根据第三实施例，应用一种机械映射方法。这需要配备有与垫阵列7的至少一部分连接的压力传感器阵列的本发明的探测器件。图4解说进一步配备有压力传感器阵列30的图2的实施例，一个传感器30附连到一个单位单元14的每一个垫7。压力传感器可以是基于晶体管、电容器、压电元件、或者其他机构的已知器件。一个传感器30被设置在该单位单元的每一个垫7上方。传感器阵列被生成为本发明的器件的IC部分6的附加部件。传感器生成的信号经由导线32在输出端子31处收集。当使用给定压力将该器件置于要测试的IC上时，与微凸块15接触的探针5上方的传感器30的输出大于其他传感器的输出。这允许限定哪一些探针与凸块15接触。其余单位单元中的探针的映射在探针阵列和凸块阵列的已知间距的基础上完成。

IC部分6可包括附加级的选择电路，以减少I/O端子8的数量。这在图5a和5b中解说。四个单位单元14被分组在一起以形成一个单位框35。每一个单位框被设置有连接到一个I/O端子8的选择电路36。输入端子37被设置为向选择电路36供应选择信号。单位框35可按顺序选择和测试。

在图1至5所示的实施例中，在基板1的前侧的接触端子17、26和31以及与其连接的导线18、29和32可被替换地生成为在基板1的背面的通过TSV 9连接的接触端子8。

根据图6中所解说的实施例，各向异性导电接触器2包括相对于接触器的上表面和下表面基本垂直取向的密集排列的大量纳米级电导体40。这些导体嵌入非导电材料矩阵41(例如，聚合物)。由此，这些导体分别通过嵌入的非导电材料相互隔离。接触垫7中的每一个接触垫与数个纳米级导体40电和物理接触，由此创建在接触器2的上表面和下表面之间的平行导电探针5，每一个探针5接触垫7中的每一个垫，每一个探针由一组纳米导体形成。与垫7不接触的导体无法向IC部分6导电，因此这些导体用作‘探针’5之间的隔离部分。本实施例是有利的，因为探针5与垫7自对准。纳米导体可以是例如电镀在阳极氧化铝(AAO)模板、碳纳米管(CNT)、或者碳纳米纤维(CNT)中的金属纳米线，所有这些都是现有技术。AAO模板中的金纳米线的生成在纳米技术19(2008)335604(第6页)Liu等的“流经纳米孔的金纳米线/AAO复合膜的制作和表征(Fabrication and characterization of a flow-through nanoporous gold nanowire/AAO composite membrane)”中进行了描述。包括嵌入聚二甲硅氧烷(PDMS)的CNT的接触器2的生成在纳米快报2006年第6卷第3辑第413-418页Yung Joon Jung等的“不同柔性电子应用的对准的碳纳米管-聚合物混合架构(Aligned Carbon Nanotube-Polymer Hybrid Architectures for Diverse Flexible Electronic Applications)”中进行了描述。

根据后一实施例的接触器2可被直接生成在基板1的IC部分6上，如图7a-7d中所解说的。首先，在IC部分的表面上沉积催化层45，覆盖所有垫7(图7a)。然后，根据已知的工艺在催化层上生长纳米线或纳米管40，由此形成直立线或管的树林(图7b)。然后，在各个线或管之间渗入绝缘材料41(图7c)，例如在这些线或管上方倾注聚合物并使其固化以形成其中这些线或管各自分别嵌入的聚合物矩阵。优选地，执行蚀刻步骤以相对于这些线或管的末端略微向后蚀刻绝缘材料，从而改善这些线或管与测试中的IC的微凸块的接触(图7d)。替换地，可通过执行图7所示的步骤在载体基板上生成接触器2。然后，如果聚合物被用作绝缘材料，则通过翻转载体基板且利用聚合物的粘合性使接触器接合到IC部分6将接触器接合到IC部分6，之后释放载体基板。

尽管已经在附图和前面的描述中详细地解说和描述了本发明，但是此类解说和描述被认为是解说性的或者示例性而非限制性的。通过研究附图、公开和所附权利要求，本领域技术人员可在实践要求保护的发明时理解和实施所公开实施例的其他变体。在权利要求中，单词“包括”不排除其他元素或步骤，并且不定冠词“一”或“一个”不排除复数。仅仅是在相互依附的不同权利要求中叙述的特定测量的事实并不指示这些测量的组合无法用于获利。权利要求中的任何引用符号不应被解释为限制范围。

除非特别指明，否则对在另一层或基板‘上’存在、沉积或生成的层的描述包括以下选项：

·在所述另一层或基板上直接(即，与其物理接触)存在、生成或沉积所述层；以及

·在所述层与所述另一层或基板之间的中间层之一或者这些中间层的叠层上存在、生成或沉积所述层。