据总线PBUS_D输入的写入数据作为互补数据被输入至信号线PSL、NSL，并被锁存于由改写列选择器28选择的一对写入锁存电路54Pj、54Nj。写入锁存电路54Pj、54Nj中的一方锁存数据“I”，另一方锁存数据“O”。
[0099]在与锁存数据“I”对应的主位线WMBL中不流过来自源极线SL的写入电流，在与锁存数据“O”对应的主位线WMBL中，根据写入脉冲WPLS的脉冲宽度而流过来自源极线SL的写入电流。由此，在所选择的双单元的一个存储单元中写入单元数据“O”(也就是阈值电压Vth增加)，在另一个存储单元中写入单元数据“I”(也就是阈值电压Vth不变)。
[0100]在写入验证中，将选择了写入动作的双单元的存储信息读取至对应的一对主位线丽BL_jP、丽BL_jN(j = 0?3中的某一个)并由改写列选择器28向验证信号线PVSL、NVSL传递，然后向验证读出放大器VSA_P、VSA_N发送。
[0101 ]验证读出放大器VSA_P通过比较从正单元MCl输出的电流与参照电流的大小关系，来检测正单元MCl的阈值电压Vth是否比写入验证电平WREV大。验证读出放大器VSA_P在正单元MCl的阈值电压Vth比写入验证电平WREV大的情况下，输出“L”电平。验证读出放大器正单元MCl的阈值电压Vth为写入验证电平WREV以下的情况下，输出“H”电平。
[0102]验证读出放大器VSA_N通过比较从负单元MC2输出的电流与参照电流的大小关系，检测负单元MC2的阈值电压Vth是否比写入验证电平WREV大。验证读出放大器VSA_N在负单元MC2的阈值电压Vth比写入验证电平WREV大的情况下，输出“L”电平。验证读出放大器VSA_N在负单元MC2的阈值电压Vth为写入验证电平WREV以下的情况下，输出“H”电平。
[0103]另外，在写入动作中将保存有写入数据的写入锁存电路54Pj、54N j的保存数据同样地通过改写列选择器28向信号线PSUNSL传递。通过利用异或门EX0R_P检测验证读出放大器输出与信号线PSL的非反转写入数据的一致性，来验证正单元MCl的数据写入状态。同样地，通过由异或门EX0R_N检测验证读出放大器VSA_N的输出与反转信号线NSL的反转写入数据的一致性，来验证负单元MC2的数据写入状态。
[0104]针对异或门EX0R_P的输出OUTl和异或门EX0R_N的输出0UT2利用与门AND进行与运算，该与运算的结果作为与I比特的写入数据相对的写入验证结果0UT3而从与门AND输出。在写入数据为多比特的情况下，针对与多比特的量相当的异或门的所有输出进行与运算来获得验证结果。通过外设数据总线PBUS_D向闪存定序器7供给验证结果0UT3。
[0105]另外，异或门EX0R_P的输出OUTI和异或门EX0R__^输出0UT2经由数据选择器SEL选择性地通过外设数据总线PBUS_D而供给至闪存定序器7。
[0106]写入系统放电电路41是根据放电信号DCW0、DCW1将主位线WMBL选择性地与接地电压Vss连接的电路，其将未被改写列选择器28选择的主位线WMBL与接地电压Vss连接。
[0107]针对每个擦除单位均设置有擦除验证电路90并执行擦除验证。在擦除验证中，将擦除对象区域的各双单元的存储信息向副位线SBL_iP、SBL_iN输出，并向验证读出放大器ESA_P1、ESA_Ni 发送。
[0108]图9是表示擦除验证电路90的结构的图。在此，擦除单位是(M+1)个列的双单元。也就是说，2 X (M+1)个列的存储单元为擦除单位。
[0109]擦除验证电路90具备验证读出放大器ESA_P0?ESA_PM、验证读出放大器ESA_N0?ESA_NM、与门LGO?LGM、和与门LGA。
[0?10] 验证读出放大器ESA_Pi (i = O?Μ)通过比较从正单元MCl输出的电流与参照电流的大小关系，来检测正单元MCl的阈值电压Vth是否比擦除验证电平EREV小。验证读出放大器ESA_Pi在正单元MCl的阈值电压Vth比擦除验证电平EREV小的情况下，输出“H”电平。验证读出放大器ESA_Pi在正单元MCl的阈值电压Vth为擦除验证电平EREV以上的情况下，输出“L”电平。
[0111]验证读出放大器ESA_Ni通过比较从负单元MC2输出的电流与参照电流的大小关系，来检测负单元MC2的阈值电压Vth是否比擦除验证电平EREV小。验证读出放大器ESA_Ni在负单元MC2的阈值电压Vth比擦除验证电平EREV小的情况下，输出“H”电平。验证读出放大器ESA_Ni在负单元MC2的阈值电压Vth为擦除验证电平EREV以上的情况下，输出“L”电平。
[0112]与门LGi输出验证读出放大器ESA_P i与验证读出放大器ESA_Ni的与运算结果。
[0113]与门LGA通过外设数据总线PBUS_D向闪存定序器7输出与门LGO?LGM的输出的与运算结果0UT4。
[0114](写入锁存电路)
[0115]图10是表示第二实施方式的写入锁存电路54Pi(i= 0?3)的结构的图。如图10所示，写入锁存电路54Pi具备设置部281、数据输入部82、数据保存部83、设定部84、和反相器IV4。
[0116]设置部281包括P沟道MOS晶体管Pl和N沟道MOS晶体管N211沟道MOS晶体管Pl设置在电源电压VDD的线与节点NDPl之间。P沟道MOS晶体管Pl的栅极接收反转锁存置高信号/LSH13N沟道MOS晶体管N21设置在节点NDPl与接地电压Vss的线之间。N沟道MOS晶体管N21的栅极接收锁存置低信号LSL。
[0117]数据输入部82包括反相器IVl和开关SWl。反相器IVl接收锁存开关信号LSW。开关SWl接收通过非反转信号线PSL传送来的非反转数据，并由锁存开关信号LSW及反相器IVl的输出(也就是锁存开关信号LSW的反转信号)来控制。开关SWl在锁存开关信号LSW为“H”电平时，将通过非反转信号线PSL传送来的非反转数据向节点NDPl传递。
[0118]数据保存部83包括交替连接的反相器IV2和反相器IV3。
[0119]反相器IV2的输入及反相器IV3的输出与节点NDPl连接，反相器IV2的输出及反相器IV3的输入与节点NDP2连接。
[0120]反相器IV4的输入与节点NDP2连接。
[0121]设定部84包括:设置在电源电压VDD的线与接地电压Vss的线之间的P沟道MOS晶体管P2、P3;N沟道M0S晶体管N2、N3、N4;和反相器IV5。反相器IV5接收程序脉冲有效信号PPE。P沟道MOS晶体管P2的栅极与反相器IV5的输出连接。P沟道MOS晶体管P3的栅极和N沟道MOS晶体管N2的栅极与节点NDP2连接。N沟道MOS晶体管N3的栅极接收程序脉冲有效信号PPE J沟道MOS晶体管N4的栅极接收写入脉冲WPLS W沟道MOS晶体管P3与N沟道MOS晶体管N2之间的节点NDP3与主位线WMBLjP连接。
[0122]在写入双单元数据“I”时，通过非反转信号线PSL发送来“H”电平，节点NDPl的数据即写入锁存数据变成“H”电平，主位线WMBL_iP的电压变成VDD。
[0123]另一方面，在写入双单元数据“O”时，通过非反转信号线PSL发送来“L”电平，节点NDPl的数据即写入锁存数据变成“L”电平，在写入脉冲WPLS被激活后的期间，主位线丽BL_iP与接地电压Vss连接，并向主位线WMBL_iP流过写入电流。
[0124]在预写时，通过将锁存置低信号LSL设定成“H”电平，并将反转锁存置高信号/LSH设定成“H”电平，使得节点NDPl的数据即写入锁存数据变成“L”电平。而且，在写入脉冲WPLS被激活后的期间，主位线WMBL_iP与接地电压Vss连接，并向主位线WMBL_iP流过写入电流。
[0125]图11是表示第二实施方式的写入锁存电路54Ni(i = 0?3)的结构的图。如图11所示，写入锁存电路54Ni具备设置部291、数据输入部92、数据保存部93、设定部94、和反相器IV9。
[0126]设置部291包括P沟道MOS晶体管P4和N沟道MOS晶体管N251沟道MOS晶体管P4设置在电源电压VDD的线与节点NDNl之间。P沟道MOS晶体管P4的栅极接收反转锁存置高信号/LSH13N沟道MOS晶体管N25设置在节点NDNl与接地电压Vss的线之间。N沟道MOS晶体管N25的栅极接收锁存置低信号LSL。
[0127]数据输入部92包括反相器IV6和开关SW2。反相器IV6接收锁存开关信号LSW。开关SW2接收通过反转信号线NSL传送来的反转数据，并由锁存开关信号LSW及反相器IV6的输出(也就是锁存开关信号LSW的反转信号)来控制。开关SW2在锁存开关信号LSW为“H”电平时，将通过反转信号线NSL传送来的反转数据向节点NDNl传递。
[0128]数据保存部93包括交替连接的反相器IV7和反相器IV8。反相器IV7的输入及反相器IV8的输出与节点NDNl连接，反相器IV7的输出及反相器IV8的输入与节点NDN2连接。
[0129]反相器IV9的输入与节点NDN2连接。
[0130]设定部94包括:设置在电源电压VDD的线与接地电压Vss的线之间的P沟道MOS晶体管卩5、？6;咐勾道腸3晶体管邮、阶、期；和反相器1￥10。反相器1￥10接收程序脉冲有效信号PPE13P沟道MOS晶体管P5的栅极与反相器IVlO的输出连接。P沟道MOS晶体管P6的栅极和N沟道MOS晶体管N6的栅极与节点NDN2连接。N沟道MOS晶体管N7的栅极接收程序脉冲有效信号PPE A沟道MOS晶体管N8的栅极接收写入脉冲WPLSI沟道MOS晶体管P6与N沟道MOS晶体管N6之间的节点NDN3与主位线WMBLjN连接。
[0131]在写入双单元数据“I”时，通过反转信号线NSL发送来“L”电平，节点NDNl的数据即写入锁存数据变成“L”电平，在写入脉冲WPLS被激活后的期间，主位线丽BL_iN与接地电压Vss连接，并向主位线WMBL_iN流过写入电流。
[0132]另一方面，在写入双单元数据“O”时，通过反转信号线NSL发送来“H”电平，节点NDNl的数据即写入锁存数据变成“H”电平，主位线WMBLjN的电压变成VDD。
[0133]在预写时，通过将锁存置低信号LSL设定成“H”电平，并将反转锁存置高信号/LSH设定成“H”电平，节点NDNl的数据即写入锁存数据变成“L”电平。而且，在写入脉冲WPLS被激活后的期间，主位线WMBL_iN与接地电压Vss连接，并向主位线WMBL_iN流动写入电流。
[0134](双单元数据的擦除)
[0135]图12是表示第二实施方式的双单元数据的擦除处理的步骤的流程图。
[0136]首先，闪存定序器7设定擦除对象区域(步骤S101)。
[0137]接着，闪存定序器7对步骤S102?S106的有验证双单元(正单元MCl和负单元MC2)的写入进行控制。
[0138]闪存定序器7将向擦除对象区域中包含的所有双单元(正单元MCl和负单元MC2)写入的写入锁存数据设定为“O” ο具体来说，闪存定序器7在图9的写入锁存电路54Pi中将锁存置高信号设定成“L”电平，并将锁存置低信号设定成“H”电平。由此，节点NDPl的数据即写