专利名称：改善半导体元器件性能的方法
技术领域：
本发明涉及半导体元器件的制造技术，尤其是指一种改善半导体元器件性能的方法。
背景技术：
随着半导体制造工艺的不断完善，半导体元器件的特征尺寸(CD)也变得越来越 小。然而，当半导体元器件中的沟道长度缩短到可与源极和漏极的耗尽层宽度之和相比拟 时，沟道边缘(如源极、漏极以及绝缘区边缘)所造成的扰动将变得更为显著，半导体器件 的性能也将因此而偏离原有的长沟道特性(也即沟道长度远大于源极和漏极的耗尽层宽 度之和时的特性)。例如，在短沟道条件中，阈值电压(即栅极的开启电压)会随漏极电 压的增加而降低，从而对元器件的阈值电压控制以及元器件漏电等器件特性造成不利影 响。上述这种因沟道长度缩短而发生的对元器件特性的影响，通常称为短沟道效应(SCE， ShortChannel Effect)。另一方面，当半导体元器件中的沟道宽度窄到可与源和漏的耗尽 层宽度相比拟时，半导体元器件将发生偏离宽沟道的行为，这种由窄沟道宽度引起的对器 件性能的影响称为窄沟道效应(NWE，Narrow Width Effect)。由于沟道的宽度变窄而导致 阈值电压的增加，是窄沟道效应的重要表现形式，这与半导体衬底中耗尽区沿沟道宽度的 横向扩展有关。由于上述的短沟道效应和窄沟道效应都将对半导体元器件的性能产生不利影响， 且增加了处理过程的复杂度，使得所获得的元器件难以满足设计中所需的规格，因此上述 两个效应已经成为半导体元器件制造工艺发展中的障碍。为了尽量消除或减小上述两个效 应所带来的不利影响，人们引入了多种新的进程和技术来改善上述的SCE和NWE所带来的 不利影响。例如，通过使用组合注入(co-implant)技术、快速退火(spike anneals)、闪式 退火(flash anneals)或激光退火(laser anneals)技术，在源漏扩展(SDE，Source Drain Extension)结构或浅沟槽隔离(STI，Shallow Trench Isolation)结构中形成相应的浅结 (ShallowJunction)，从而对有源区(AA，Active Area)的压应力(stress)进行控制，以减 小SCE和NWE对半导体元器件所产生的不利影响。由此可知，如何对SCE和NWE进行较好的控制，从而改善半导体元器件的性能，已 成为半导体制造工艺发展中的迫切需要。
发明内容
本发明提供了一种改善半导体元器件性能的方法，从而可减小SCE和NWE对半导 体元器件所产生的不利影响，改善半导体元器件的性能。为达到上述目的，本发明中的技术方案是这样实现的—种改善半导体元器件性能的方法，该方法包括预先指定半导体元器件制造工艺中的至少一个工艺过程；对所述预先指定的工艺过程进行降低热预算的操作。
所述预先指定的工艺过程包括原位蒸汽发生工艺过程、快速热氧化工艺过程、牺牲氧化层沉积工艺过程中的任 意一个或多个工艺过程。当所述预先指定的工艺过程包括原位蒸汽发生工艺过程时，所述对所述预先指定 的工艺过程进行降低热预算的操作包括减小所述原位蒸汽发生工艺过程中衬氧化层的厚度。所述减小后的衬氧化层的厚度为50 105埃。当所述预先指定的工艺过程包括快速热氧化工艺过程时，所述对所述预先指定的 工艺过程进行降低热预算的操作包括降低所述快速热氧化工艺过程中的温度。所述降低后的快速热氧化工艺过程中的温度为550 1050摄氏度。当所述预先指定的工艺过程包括牺牲氧化层沉积工艺过程时，所述对所述预先指 定的工艺过程进行降低热预算的操作包括不进行所述牺牲氧化层沉积工艺过程综上可知，本发明中提供了一种改善半导体元器件性能的方法。在所述改善半导 体元器件性能的方法中，由于可预先指定半导体元器件制造工艺中的至少一个工艺过程， 并对所述预先指定的工艺过程进行降低热预算(ThermalBudget)的操作，降低整个半导体 元器件制造工艺中的热预算的总量，从而可减小SCE和NWE对半导体元器件所产生的不利 影响，改善半导体元器件的性能。
图1为浅沟道隔离结构的制造方法的流程示意图。图2为本发明中改善半导体元器件性能的方法的流程示意图。图3为本发明实施例一中的半导体元器件性能改善效果示意图，包括图3(a)和图 3(b)。图4为本发明实施例二中的半导体元器件性能改善效果示意图，包括图4(a)和图 4(b)。图5为本发明实施例三中的半导体元器件性能改善效果示意图，包括图5(a)和图 5(b)。
具体实施例方式为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体 实施例对本发明再作进一步详细的说明。在半导体元器件的制造工艺中，一般都需要经过多个工艺流程才能完成一个半导 体元器件的制造，而上述的多个工艺流程中也包括一些需要进行热处理的流程。以下，我们 将以浅沟槽隔离(STI，Shallow Trench Isolation)结构的制造工艺为例进行简单的介绍。图1为浅沟道隔离结构的制造方法的流程示意图。如图1所示，浅沟道隔离结构 的制造方法一般可包括如下所述的步骤步骤101，在半导体衬底上形成浅沟槽。
4
在本步骤中，将在半导体衬底上依次形成垫氧化层(Pad Oxide)、氮化硅层(SiN) 和光刻胶层，在进行曝光显影工艺后，以光刻胶层为掩膜对氮化硅层、垫氧化层和半导体衬 底进行刻蚀，从而形成浅沟槽。步骤102，对氮化硅层进行回蚀(pull back)。在本步骤中，进行上述回蚀的目的在于通过回蚀使得有源区的两端可以暴露在 外，以便于进行后续的操作。步骤103，原位蒸汽发生(ISSG，In-Situ Steam Generation)工艺过程。在本步骤中，将使用ISSG工艺在浅沟槽内壁以及由于所述回蚀而暴露在外的有 源区上形成衬氧化层(Liner Oxide)。在上述ISSG工艺过程中，所述形成的Liner Oxide 的厚度一般为150埃㈧。步骤104，向浅沟槽内填充绝缘层，将所述浅沟槽填充满。在本步骤中，所述绝缘层的材料可以为二氧化硅。步骤105，平坦化工艺过程。在本步骤中，将对绝缘层进行平坦化处理，例如，采用化学机械抛光(CMP)工艺清 除氮化硅层上的绝缘层，然后再去除氮化硅层和垫氧化层。步骤106，快速热氧化(RTO，Rapid Thermal Oxidation)工艺过程。在经过上述的各个工艺过程后，所形成的半导体元器件中有可能存在一些缺陷或 损伤(Damage)，因此，可通过本步骤中的RTO工艺过程修复半导体元器件中的缺陷或损伤。 在本步骤中的所述RTO工艺过程中，所使用的温度一般为1100摄氏度(°C )。步骤107，牺牲氧化层(SAC Oxide)沉积工艺过程。在本步骤中，将形成一个厚度为N1埃的SAC Oxide，用于在后续的离子注入过程中 保护AA表面和防止离子的沟道效应。此外，在完成离子注入过程后，还可通过蚀刻工艺(例 如，过蚀刻)去除上述所形成的牺牲氧化层。在上述的SAC Oxide沉积工艺过程中，一般都具有一个需要在温度为1000°C的情 况下进行30分钟的热过程。步骤108，最后，再形成一层栅氧化层(Gate Oxide)，从而完成所需的浅沟槽隔离 结构。在本发明所提供的技术方案中，可在上述半导体元器件制造工艺中预先指定至少 一个工艺过程，并通过对上述预先指定的工艺过程进行降低热预算的操作，降低整个制造 工艺中的热预算的总量，改善半导体元器件性能。图2为本发明中改善半导体元器件性能的方法的流程示意图。如图2所示，改善 半导体元器件性能的方法可包括如下所述的步骤步骤201，预先指定半导体元器件制造工艺中的至少一个工艺过程。在本步骤中，可以根据实际应用情况在半导体元器件制造工艺中预先指定一个或 多个工艺过程。其中，所述预先指定的工艺过程可以是上述步骤103中的ISSG工艺过程、上述步 骤106中的RTO工艺过程、上述步骤107中的SAC Oxide沉积工艺过程中的任意一个或多个 工艺过程。例如，所述预先指定的工艺过程可以是上述三个工艺过程中的任意一个工艺过 程；所述预先指定的工艺过程也可以是上述三个工艺过程中的任意两个工艺过程的组合；所述预先指定的工艺过程还可以是上述三个工艺过程的全部。步骤202，对所述预先指定的工艺过程进行降低热预算的操作，降低整个制造工艺 中的热预算的总量，改善半导体元器件性能。为了更为方便地对本发明的技术方案进行介绍，以下将以具体实施例的方式，分 别对在所述预先指定的工艺过程为ISSG工艺过程、RTO工艺过程或SAC Oxide沉积工艺过 程等三种情况下，进行降低热预算的操作的方法进行详细的介绍实施例一、所述预先指定的工艺过程中包括ISSG工艺过程。当所述预先指定的工艺过程包括ISSG工艺过程时，所述对所述预先指定的工艺 过程进行降低热预算的操作则包括减小所述ISSG工艺过程中Liner Oxide的厚度，从而降低所述ISSG工艺过程中 的热预算。例如，可在上述步骤103的ISSG工艺过程中，将通过ISSG工艺生成的Liner Oxide的厚度从150A减少到50 105A ；较佳的，所述Liner Oxide的厚度可以为100A。由于ISSG工艺过程中包括一个热过程，因此当进行ISSG工艺过程时的温度不变 时，Liner Oxide的厚度越厚，则热过程的时间就越长，该热过程中的热预算也就越大。因 此，在本发明中，可通过减小所述ISSG工艺过程中Liner Oxide的厚度，以降低所述ISSG工 艺过程中的热过程中的热预算，从而降低整个半导体元器件制造工艺中的热预算的总量， 改善半导体元器件性能。图3为本发明实施例一中的半导体元器件性能改善效果示意图。其中，图3中的 半导体元器件为宽度为0. 12微米、沟道长度为0. 06微米的NMOS高压器件(NHVT)，图3 中的两根实线分别表示当Liner Oxide的厚度为100A时，所形成的半导体元器件NHVT的 饱和电流与宽度的关系，以及该NHVT的漏电流与宽度之间的关系；而图3中的两根虚线则 分别表示当LinerOxide的厚度为150A时，所形成的NHVT的饱和电流与宽度的关系，以及 该NHVT的漏电流与宽度之间的关系。如图3所示，当Liner Oxide的厚度从150A减少到 100A时，由于Liner Oxide的厚度减小了 1/3，因此将使得热过程的时间缩短1/3，从而减 少了 ISSG工艺过程中的热预算，降低整个半导体元器件制造工艺中的热预算的总量，改善 半导体元器件性能。例如，如图3所示，当Liner Oxide的厚度从150A减少到100A时，该 NHVT的性能得到了 10%左右的提升。实施例二、所述预先指定的工艺过程包括RTO工艺过程。当所述预先指定的工艺过程包括RTO工艺过程时，所述对所述预先指定的工艺过 程进行降低热预算的操作则包括降低所述RTO工艺过程中的温度，从而降低所述RTO工艺过程中的热预算。例如，可在上述步骤106的RTO工艺过程中，将RTO工艺过程中的温度从1100°C降 低到550 1050°C ；较佳的，所述RTO工艺过程中的温度可以为1000°C。由于当RTO工艺过程的处理时间不变时，RTO工艺过程中的温度越高，则该RTO工 艺过程中的热预算也就越大。因此，在本发明中，可通过降低所述RTO工艺过程中的温度， 以降低所述RTO工艺过程中的热预算，从而降低整个半导体元器件制造工艺中的热预算的 总量，改善半导体元器件性能。图4为本发明实施例二中的半导体元器件性能改善效果示意图。其中，图4中的半导体元器件为沟道长度为0. 06微米的NHVT，图4中的两根实线分别表示当RTO工艺过 程中的温度为1000°C时，所形成的半导体元器件NHVT的饱和电流与沟道宽度的关系，以及 该NHVT的漏电流与沟道宽度之间的关系；而图4中的两根虚线则分别表示当Liner Oxide 的温度为1100°C时，该NHVT的饱和电流与沟道宽度的关系，以及该NHVT的漏电流与沟道宽 度之间的关系。如图4所示，当RTO工艺过程中的温度从1100°C降低到1000°C时，该NHVT 的性能得到了 5%左右的提升。实施例三、所述预先指定的工艺过程中包括SAC Oxide沉积工艺过程。当所述预先指定的工艺过程包括SAC Oxide沉积工艺过程时，所述对所述预先指 定的工艺过程进行降低热预算的操作则包括不进行上述半导体元器件制造工艺中的SAC Oxide沉积工艺过程，即在上述半 导体元器件制造工艺中，跳过或不执行所述的SAC Oxide沉积工艺过程，而直接执行SAC Oxide沉积工艺过程之后的其它工艺过程，从而降低所述SAC Oxide沉积工艺过程中的热 过程中的热预算。由于当进行SAC Oxide沉积工艺过程时，需要在温度为1000°C的情况下进行30分 钟的热过程，因此，如果省去上述SAC Oxide沉积工艺过程，则可省去该热过程，从而大大降 低整个半导体元器件制造工艺中的热预算的总量，改善半导体元器件性能。图5为本发明实施例三中的半导体元器件性能改善效果示意图。其中，图5中的 半导体元器件为NHVT，图5中的两根实线分别表示当省去上述SAC Oxide沉积工艺过程时， 所形成的NHVT的饱和电流与沟道宽度的关系，以及该NHVT的漏电流与沟道宽度之间的关 系；而图5中的两根虚线则分别表示当未省去上述SAC Oxide沉积工艺过程时，所形成的 NHVT的饱和电流与沟道宽度的关系，以及该NHVT的漏电流与沟道宽度之间的关系。如图5 所示，当在上述半导体元器件制造工艺中省去上述SAC Oxide沉积工艺过程时，该NHVT的 性能得到了 10%左右的提升。综上可知，在本发明所提供的上述浅沟槽隔离结构的制造方法中，由于可预先指 定半导体元器件制造工艺中的至少一个工艺过程，并对所述预先指定的工艺过程进行降低 热预算的操作，降低整个制造工艺中的热预算的总量，改善半导体元器件性能。所以，利用 本发明所提供的上述方法，可减小SCE和NWE对半导体元器件所产生的不利影响，改善半导 体元器件的性能，例如，减小半导体元器件的待机电流(Istandby)和产品的静态电流(Iddtl)并 提高产品的成品率等。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。
权利要求
一种改善半导体元器件性能的方法，该方法包括预先指定半导体元器件制造工艺中的至少一个工艺过程；对所述预先指定的工艺过程进行降低热预算的操作。
2.根据权利要求1所述的方法，其特征在于，所述预先指定的工艺过程包括原位蒸汽发生工艺过程、快速热氧化工艺过程、牺牲氧化层沉积工艺过程中的任意一 个或多个工艺过程。
3.根据权利要求2所述的方法，其特征在于，当所述预先指定的工艺过程包括原位蒸 汽发生工艺过程时，所述对所述预先指定的工艺过程进行降低热预算的操作包括减小所述原位蒸汽发生工艺过程中衬氧化层的厚度。
4.根据权利要求3所述的方法，其特征在于 所述减小后的衬氧化层的厚度为50 105埃。
5.根据权利要求2所述的方法，其特征在于，当所述预先指定的工艺过程包括快速热 氧化工艺过程时，所述对所述预先指定的工艺过程进行降低热预算的操作包括降低所述快速热氧化工艺过程中的温度。
6.根据权利要求5所述的方法，其特征在于所述降低后的快速热氧化工艺过程中的温度为550 1050摄氏度。
7.根据权利要求2所述的方法，其特征在于，当所述预先指定的工艺过程包括牺牲氧 化层沉积工艺过程时，所述对所述预先指定的工艺过程进行降低热预算的操作包括不进行所述牺牲氧化层沉积工艺过程。
全文摘要
本发明中公开了一种改善半导体元器件性能的方法，该方法包括预先指定半导体元器件制造工艺中的至少一个工艺过程；对所述预先指定的工艺过程进行降低热预算的操作，降低整个制造工艺中的热预算的总量，改善半导体元器件性能。通过使用上述的改善半导体元器件性能的方法，可减小SCE和NWE对半导体元器件所产生的不利影响，改善半导体元器件的性能。
文档编号H01L21/316GK101958226SQ20091005480
公开日2011年1月26日 申请日期2009年7月14日 优先权日2009年7月14日
发明者刘兵武, 居建华, 神兆旭 申请人:中芯国际集成电路制造(上海)有限公司