专利名称：半导体封装件及其制法的制作方法
技术领域：
本发明涉及一种半导体封装件及其制法，尤指一种四方平面无导脚的半导体封装件及其制法。
背景技术：
四方平面无导脚封装单元为一种使芯片座和接脚底面外露于封装胶体底部表面的封装单元，一般采用表面耦接技术将封装单元耦接至印刷电路板上，借此形成一特定功能的电路模块。在表面耦接程序中，四方平面无导脚封装单元的芯片座和接脚直接焊结至印刷电路板上。请参阅图2，其为第7， 795，071号美国专利揭露一种四方平面无导脚封装单元。该四方平面无导脚封装单元具有一绝缘层25 ;嵌埋于该绝缘层25中的多条线路26和连接垫27，且该绝缘层25外露出该多条线路26和连接垫27，并与之共平面；设于该多条线路26上的半导体芯片28 ；以及形成于该绝缘层25上的封装胶体29，以包覆该半导体芯片28。由于两连接垫27之间形成有多条线路26，而该半导体芯片28通过焊球30接置于该线路26上，例如其终端的焊垫上，此时因线路26与绝缘层25共平面，因此存在焊球30与线路26接合强度不足的问题。此外，相邻线路26之间可供封装胶体29流入的空间仅由两两焊球30高度所构成，使得封装胶体29不容易流入该狭小的空间，所以易产生气孔31，造成爆板并降低产品良率。因此，如何提供一种半导体封装件及其制法，以解决现有技术的种种问题，以提升产品良率，实为当前急需解决的问题。
发明内容
为克服现有技术的种种缺失，本发明的主要目的在于提供一种半导体封装件及其制法，以避免产生气孔，具有大幅提升工艺良率的优点。本发明所提供的半导体封装件包括绝缘层；形成于该绝缘层中且凸出该绝缘层顶面的多条线路及连接垫，其中，该多个连接垫还外露出该绝缘层底面；形成于该多条线路上的多个凸块；设置于该凸块上的半导体芯片；以及形成于该绝缘层上的封装胶体，以包覆该半导体芯片、凸块、多条线路及连接垫。本发明还提供一种半导体封装件的制法，包括提供一表面上形成有金属层的基板，该金属层具有图案化凹槽；于该图案化凹槽中形成多条线路及连接垫，且该多条线路及连接垫的厚度大于该图案化凹槽的深度；于该金属层底面形成包覆该多条线路及连接垫的绝缘层，并外露出该多个连接垫的底面；移除至少部份的该基板及金属层，以令该多条线路及连接垫外露并凸出该绝缘层；借由凸块于该多条线路上接置半导体芯片；以及于该绝缘层上形成包覆该半导体芯片、凸块、多条线路及连接垫的封装胶体。由上可知，本发明使线路和连接垫凸出该绝缘层顶面，以使该凸块可包覆该线路和连接垫，提高接合强度。此外，由于线路和连接垫凸出该绝缘层顶面，使得半导体芯片与绝缘层之间的空间增大，以于形成封装胶体时，容易流入各该线路之间及线路与连接垫之间，避免产生气孔，具有大幅提升工艺良率的优点。
图1A至图1K为本发明半导体封装件制法的剖面示意图，其中，图1K’用于显示该半导体芯片接置于凸块的另一实施例；以及图2为现有半导体封装件的剖面示意图。主要组件符号说明10 基板11金属层110图案化凹槽1la金属膜1lb金属材料12第一阻层120 第一开口13第二阻层130 第二开口14第一图案化金属层14’第二图案化金属层15第三阻层150 第三开口17、27 连接垫18、26 线路19、25 绝缘层19a 顶面19b 底面20金属镀层21 凸块22、28半导体芯片23、29封装胶体24金属柱30 焊球31 气孔32 焊球。
具体实施例方式以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式所绘示的结构、 比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶面”、“底面”、“一”、“顶面”及“底面”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。请参阅图1A至图1J，为本发明半导体封装件制法的剖面示意图。如图1A至图1C所示，提供一表面上形成有金属层11的基板10，该金属层11具有图案化凹槽110，此外，该基板10的材质例如为铁；金属层11的材质例如为铜,但不以此为限。举例而言，该图案化凹槽110的形成包括如图1A所示，于一表面上形成有金属膜Ila的基板10上形成第一阻层12，且该第一阻层12具有第一开口 120，以外露部分金属膜Ila ;如图1B所不，于该第一开口 120中形成金属材料Ilb,是以，前述的金属层11包括金属膜Ila及金属材料Ilb ;如图1C所示，移除该第一阻层12，以由该金属材料Ilb和金属膜Ila构成图案化凹槽110。如图1D至图1G所示，于该图案化凹槽110中形成多条线路及连接垫，且该多条线路及连接垫的厚度大于该图案化凹槽的深度。举例而言，如图1D所示，于该金属层11上，也即金属材料Ilb上形成第二阻层13，且该第二阻层13具有对应外露出该图案化凹槽110的第二开口 130。如图1E所示，于该图案化凹槽110及第二开口 130中，形成第一图案化金属层14，该第一图案化金属层14可为镍/铜的材质，但不以此为限。如图1F所示，于该第二阻层13及第一图案化金属层14上形成第三阻层15，且该第三阻层15具有外露部分 第一图案化金属层14的第三开口 150，接着，于该第三开口 150中，形成第二图案化金属层14’。如图1G所示，移除该第二阻层13和第三阻层15，以令该第二图案化金属层14’和第一图案化金属层14连接的部份构成连接垫17，其余该第一图案化金属层14构成该线路18。此外，该多条线路18及连接垫17的材质皆为镍/铜。如图1H所示，于该金属层11底面形成包覆该多条线路18及连接垫17的绝缘层19，并外露出该多个连接垫17的底面。具体而言，形成绝缘层19时，该绝缘层19可能完全覆盖该线路18及连接垫17，接着可通过研磨的方式移除部份绝缘层19以外露出该多个连接垫17。如图1I所示，可借由蚀刻移除至少部份的该基板10及金属层11，以令该多条线路18及连接垫17外露出绝缘层19，此时线路18及连接垫17凸出该绝缘层。如图1J所示，可于接置该半导体芯片之前，于该多条线路18上及连接垫17上，形成金属镀层20，其材质为镍/钯/金。如图1K所示，借由凸块21于该多条线路18上接置半导体芯片22，该凸块21的材质可为焊锡材料；以及于该绝缘层19上形成包覆该半导体芯片22、凸块21、多条线路18及连接垫17的封装胶体23。并可于外露出该绝缘层19底面19b的连接垫17上形成焊球32。
此外，请参阅图1K’，其为该半导体芯片22接置到凸块21的另一实施例。该半导体芯片22上形成有对应该凸块21的金属柱24，以于接置该半导体芯片22后，令该凸块21包覆该金属柱24。据此，根据上述制法形成如图1K所示的半导体封装件。本发明的半导体封装件包括绝缘层19 ;形成于该绝缘层19中且凸出该绝缘层19顶面19a的多条线路18及连接垫17，其中，该多个连接垫17还外露出该绝缘层19底面19b ;多个凸块21，其形成于该多条线路18上；半导体芯片22，其设置于该凸块21上；封装胶体23，其形成于该绝缘层19上，以包覆该半导体芯片22、凸块21、多条线路18及连接垫17。前述的半导体封装件中，还可包括金属镀层20，其形成于该多条线路18上，且该凸块21形成于该金属镀层20表面。此外，该半导体芯片22上形成有对应该凸块21的金属柱24，且该凸块21包覆该金属柱24。此外，前述的半导体封装件还可包括形成于外露出该绝缘层19底面19b的连接垫17上的焊球32。综上所述，本发明使线路和连接垫凸出该绝缘层顶面，以使该凸块可包覆该线路和连接垫，提高接合强度。此外，由于线路和连接垫凸出该绝缘层顶面，使得半导体芯片与绝缘层之间的空间增大，以于形成封装胶体时，容易流入各该线路之间及线路与连接垫之间，避免产生气孔，具有大幅提升工艺良率的优点。上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如 权利要求书所列。
权利要求
1.一种半导体封装件，包括 绝缘层，具有顶面及底面； 多条线路及连接垫，形成于该绝缘层中且凸出该绝缘层顶面，其中，该多个连接垫还外露出该绝缘层底面； 多个凸块，其形成于该多条线路上； 半导体芯片，其设置于该凸块上；以及 封装胶体，其形成于该绝缘层上，以包覆该半导体芯片、凸块、多条线路及连接垫。
2.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括金属镀层，其形成于该多条线路上，且该凸块形成于该金属镀层表面。
3.根据权利要求1所述的半导体封装件，其特征在于，该半导体芯片上形成有对应该凸块的金属柱，且该凸块包覆该金属柱。
4.根据权利要求1所述的半导体封装件，其特征在于，该封装件还包括形成于外露出该绝缘层底面的连接垫上的焊球。
5.根据权利要求1所述的半导体封装件，其特征在于，该多条线路及连接垫的材质皆为镍/铜。
6.一种半导体封装件的制法，包括 提供一表面上形成有金属层的基板，该金属层具有图案化凹槽； 于该图案化凹槽中形成多条线路及连接垫，且该多条线路及连接垫的厚度大于该图案化凹槽的深度； 于该金属层底面形成包覆该多条线路及连接垫的绝缘层，并外露出该多个连接垫的底面； 移除部份的该基板及金属层，以令该多条线路及连接垫外露并凸出该绝缘层； 借由凸块于该多条线路上接置半导体芯片；以及 于该绝缘层上形成包覆该半导体芯片、凸块、多条线路及连接垫的封装胶体。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，该图案化凹槽的形成包括 于一表面上形成有金属膜的基板上形成第一阻层，且该第一阻层具有第一开口，以外露部分金属膜； 于该第一开口中形成金属材料；以及 移除该第一阻层，以由该金属材料和金属膜构成图案化凹槽。
8.根据权利要求6所述的半导体封装件的制法，其特征在于，该多条线路及连接垫的形成包括 于该金属层上形成第二阻层，且该第二阻层具有对应外露出该图案化凹槽的第二开n ； 于该图案化凹槽及第二开口中，形成第一图案化金属层； 于该第二阻层及第一图案化金属层上形成第三阻层，且该第三阻层具有外露部分第一图案化金属层的第三开口； 于该第三开口中，形成第二图案化金属层；以及 移除该第二阻层和第三阻层，以令该第二图案化金属层和第一图案化金属层连接的部份构成连接垫，其余该第一图案化金属层构成该线路。
9.根据权利要求6所述的半导体封装件的制法，其特征在于，该制法还包括于接置该半导体芯片之前，于该多条线路上，形成金属镀层，以将该凸块设于该金属镀层上以接置该半导体芯片。
10.根据权利要求6所述的半导体封装件的制法，其特征在于，该半导体芯片上形成有对应该凸块的金属柱，以于接置该半导体芯片后，令该凸块包覆该金属柱。
11.根据权利要求6所述的半导体封装件的制法，其特征在于，该制法还包括于外露出该绝缘层底面的连接垫上形成焊球。
全文摘要
一种半导体封装件及其制法，该半导体封装件包括绝缘层；形成于该绝缘层中且凸出该绝缘层顶面的多条线路及连接垫；形成于该多条线路上的多个凸块；设置于该凸块上的半导体芯片；形成于该绝缘层上的封装胶体，以包覆该半导体芯片、凸块、多条线路及连接垫。由于该线路和连接垫凸出该绝缘层顶面，以使该凸块可包覆该线路和连接垫，且使得半导体芯片与绝缘层之间的空间增大，以于形成封装胶体时，容易流入各该线路之间及线路与连接垫之间，避免产生气孔，具有大幅提升工艺良率的优点。
文档编号H01L23/495GK103050466SQ20111032885
公开日2013年4月17日 申请日期2011年10月21日 优先权日2011年10月17日
发明者林邦群, 蔡岳颖, 陈泳良 申请人:矽品精密工业股份有限公司