半导体装置的接垫结构的制作方法
【专利摘要】一种半导体装置的接垫结构，包括：第一导电层，设置于一第一介电层的一部内，具有第一表面积；第二介电层，设置于该第一介电层与该第一导电层上；第一导电介层物，设置于该第二介电层的一部内，具有第二表面积；第三介电层，设置于该第二介电层与该第一导电介层物上；第二导电层，设置于该第三介电层的一部内，具有第三表面积；保护层，设置于该第二导电层与该第三介电层上；以及开口，设置于该保护层内，部分露出该第二导电层，且该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1～0.43:0.42:1的比例。本发明具有较佳的结构强度，于半导体装置的尺寸更为微缩时不会因测试与封装等制程因素而造成毁损，可确保包括接垫结构的半导体装置的寿命与可靠度。
【专利说明】半导体装置的接垫结构
【技术领域】
[0001]本发明关于半导体装置，且特别是关于一种半导体装置的接垫结构。
【背景技术】
[0002]一般而言，半导体装置的制作是于一晶圆上通过依序地沉积与图案化多个绝缘、导电及半导体的材料膜层而形成。通常，形成于半导体装置的最上方的众多材料膜层构成了用于电性连结位于晶圆内的下方主动区域与元件的一接垫结构(bonding structure),而于后续制程之中则可针对此接垫结构进行如探针测试(probe testing)的测试相关制程或打线接合(wire bonding)的封装相关制程。
[0003]然而，随着半导体制程的微缩，便需要针对接垫结构进行改良，以使其在进行探针测试(probing test)或打线接合(wire bonding)等测试封装相关制程施行时仍具有一定的结构强度，以确保半导体装置的使用寿命与可靠度。
【发明内容】
[0004]有鉴于此，本发明提供了一种半导体装置的接垫结构，其具有较佳的结构强度，可于半导体装置的尺寸更为微缩时仍不会因测试与封装等制程因素而造成毁损，进而可确保包括接垫结构的半导体装置的寿命与可靠度。
[0005]依据一实施例，本发明的一种半导体装置的接垫结构，包括:一第一导电层，设置于一第一介电层的一部内，其中，该第一导电层具有一第一表面积；一第二介电层，设置于该第一介电层与该第一导电层上；一第一导电介层物，设置于该第二介电层的一部内，并位于该第一导电层上，其中，该第一导电介层物具有一第二表面积；一第三介电层，设置于该第二介电层与该第一导电介层物上；一第二导电层，设置于该第三介电层的一部内，并位于该第一导电介层物上，其中:该第二导电层具有一第三表面积；一保护层，设置于该第二导电层与该第三介电层上；以及一开口，设置于该保护层内，以部分露出该第二导电层，其中该第一导电层与该第一导电介层物大体对准该第二导电层的中心处而设置，且该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1?0.43:0.42:1的比例。
[0006]在优选的实施方式中，该第二导电层为四边形的一平板状外形，该第一导电介层物与该第一导电层均为八边形的一平板状外形。
[0007]在优选的实施方式中，该第一介电层、该第二介电层与该第三介电层的材料包括氧化硅、氮化硅或低介电常数介电材料。
[0008]在优选的实施方式中，该保护层的材料包括聚亚酰胺或氮化硅。
[0009]在优选的实施方式中，该第一导电层、该第二导电层与该第一导电介层物的材料包括鹤、招或铜。
[0010]在优选的实施方式中，还包括:
[0011]一对第三导电层，分别设置于该第一介电层的另一部内且位于该第一导电层的相对侧；以及
[0012]多个第二导电介层物，分别设置于该第二介电层的另一部内且位于该第一导电介层物的相对侧并位于该些第三导电层上，该多个第二导电介层物电性连结该第三导电层与该第二导电层，该些第三导电层为长条状外形并分别具有一第四表面积，该些第二导电介层物形成经规则排列的一对阵列物，该些阵列物具有一总表面积，该第四表面积与该第三表面积之间具有介于0.06:1?0.28:1的比例,该总表面积与该第三表面积之间具有介于0.001:1 ?0.002:1 的比例。
[0013]在优选的实施方式中，该些第三导电层与该些第二导电介层物的材料包括钨、铝或铜。
[0014]在优选的实施方式中，还包括:
[0015]一第四介电层，位于该第一介电层之下；
[0016]多个第二导电介层物，设置于该第四介电层内并实体接触该第一导电层。
[0017]在优选的实施方式中，该第四介电层的厚度大于该第一介电层、第二介电层与该第三介电层的厚度。
[0018]在优选的实施方式中，该第四介电层的材料包括氧化硅、氮化硅或低介电常数介电材料，该些第二导电介层物的材料包括钨、铝或铜。
[0019]本发明的半导体装置的接垫结构的特点及优点是:该半导体装置的接垫结构具有较佳的结构强度，可于半导体装置的尺寸更为微缩时仍不会因测试与封装等制程因素而造成毁损，进而可确保包括接垫结构的半导体装置的寿命与可靠度。
【专利附图】
【附图说明】
[0020]图1绘示依据本发明一实施例的一接垫结构的剖面图。
[0021]图2为依据图1绘示的一接垫结构一部的上视图。
[0022]图3为依据图1绘示的一接垫结构另一部的上视图。
[0023]图4绘示依据本发明一实施例的接垫结构的剖面图。
[0024]图5为依据图4绘示本发明一实施例的接垫结构一部的上视图。
[0025]图6为依据图4绘示本发明一实施例的接垫结构另一部的上视图。
[0026]图7绘示依据本发明另一实施例的接垫结构的剖面图。
[0027]元件符号说明
[0028]100......半导体结构 102......介电层
[0029]104a、104b、104c......导电层106a、106b......导电介层物
[0030]110......保护层112......开口
[0031]120……裂痕200……接垫结构
[0032]400......半导体装置 500......半导体结构
[0033]502......介电层504a、504b、504c、504d......导电层
[0034]506a、506b、506c......导电介层物 510......保护层
[0035]512......开口600、600’......接垫结构
[0036]800......半导体装置
【具体实施方式】
[0037]为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的附图，详细说明如下。
[0038]图1绘示依据本发明一实施例的一半导体装置400的一接垫结构的剖面图。请参照图1，半导体装置400主要包括一半导体结构100、依序形成于半导体结构100上的多个介电层102、分别位于此些介电层102内的多个导电层(conductive layers) 104a、导电层104b、导电层104c与多个导电介层物(conductive vias) 106a、导电介层物106b、以及设置于最上方介电层102上的一保护层(passivat1n layer) IlO0其中，于一实施例中，半导体结构100包括如硅材质的一半导体基板(未显示)，而于此半导体基板之上及/或之内形成有如电晶体、二极体的多个主动元件(active elements),以及如电阻、电容、电感等多个被动元件(passive elements)、以及如导线、导电接触物、导电介层物等多个导电元件(conductive elements),进而构成了具有特定功能的一积体电路(integrated circuits,未显示)。然而，基于简化图示的目的，在此半导体基板以及形成于其上/其内的前述元件于图1内仅采用一具平整表面的半导体结构100所绘示，而并未详细绘示半导体基板以及相关元件的详细设置情形。
[0039]另外，形成于半导体结构100上的此些介电层102以及设置于其内的此些导电层104a、导电层104b、导电层104c与导电介层物106a、导电介层物106b则构成了半导体装置400内的一接垫结构200，此接垫结构200可电性连结于半导体装置400内的积体电路(未显示)。另外，于保护层I1内形成有一开口 112，而此开口 112部分露出了设置于最上方的介电层102内的一导电层104c的一部，而开口 112所露出的导电层104c的部分则做为后续测试或封装等相关制程中所应用的一接垫(bonding pad)。
[0040]再者，分别形成于导电层104c下方的多个介电层102内导电层104b与导电层104a也可做为支撑元件与导电元件之用，以结构性地支撑其上方的导电层104c以及电性连结导电层104c与半导体装置400内的积体电路。而分别设置于此些导电层104a、导电层104b与导电层104c之间的多个介电层102内的导电介层物106a与导电介层物106b则做内连元件之用，以实体且电性地连结此些导电层104a、导电层104b与导电层104c。
[0041]于一实施例中，保护层110可包括如聚亚酰胺、氮化硅等具防水气性质的绝缘材料，而介电层102可包括如二氧化硅、旋涂玻璃(SOG)、氮化硅、低介电常数(介电常数小于3)介电材料等介电材质，而导电层104a、导电层104b、导电层104c与导电介层物106a、导电介层物106b则可包括如钨、铝、铜等导电材料。
[0042]图2为依据图1绘示半导体装置的一接垫结构一部的上视图。请同时参照图1及图2,导电层104b具有如四边形的一平板状外形以及一表面积Al (未显不),而此时图1内所不的导电层104c从上视观之(未显不)也具有与导电层104b相同的一平板状外形与表面积。另外，从上视观之(未显示)，如图1内所示的多个导电层104a则具有为介电层102所分隔的长条状外形，且具有一总表面积(未显示)。导电层104a的总表面积小于导电层104b与104c的表面积Al。
[0043]图3为依据图1绘示半导体装置的一接垫结构另一部的上视图。请同时参照图1及图3，导电层104c与导电层104b间的多个导电介层物106b为大体按照如六角形的一多边形形态而设置于介电层102内的多个导电柱状物，而且此些导电介层物106b共具有一总表面积A2(未显不),其少于导电层104b与导电层104c的表面积Al。此些表面积A2与Al之间具有介于约0.002:1?0.003:1的比例关系(A2:A1)。
[0044]于图1-图3所示的半导体装置400形成之后，可于半导体装置400内的接垫结构200内的导电层104c处施行如探针测试(probing test)或打线接合(wire bonding)的后续测试与封装等相关制程(皆未显示)。然而，于上述后续测试与封装等相关制程施行之后，常于如电子显微镜的光学装置检查中于导电层104c与导电层104b之间的介电层102内发现有裂痕(cracks) 120的生成。上述裂痕120的产生起因于如探针测试或打线接合等后续测试与封装等相关制程中所施加于导电层104c的应力的转移情形所造成，而如此的裂痕120也可能由于应力的转移而进一步地生成于位于较下层的导电层104b与导电层104a之间的介电层102内。倘若此些裂痕120的范围与数量过大，恐将毁损其邻近的导电介层物106b与导电介层物106a，并影响包括接垫结构200的半导体装置400的操作寿命与可靠度。有鉴于此，便需要针对半导体装置内的接垫结构进行改善，以期解决上述发生于半导体装置400的接垫结构200内的裂痕问题。
[0045]图4绘示依据本发明另一实施例的接垫结构的剖面图。请参照图4，显示了包括一接垫结构600的一半导体装置800。在此，半导体装置800主要包括一半导体结构500、依序形成于半导体结构500上的多个介电层502、分别位于此些介电层502内的多个导电层504a、导电层504b、导电层504c、导电层504d与导电介层物506a、导电介层物506b、导电介层物506c、以及设置于最上方的介电层502上的一保护层510。
[0046]于一实施例中，半导体结构500相同于图1所不的半导体结构100,故在此不再描述其组成情形。另外，形成于半导体结构500上的此些介电层502及设置于其内的此些导电层504a、导电层504b、导电层504c、导电层504d与导电介层物506a、导电介层物506b、导电介层物506c则构成了半导体装置800内的一接垫结构600，此接垫结构600可电性连结于半导体装置800内的积体电路(未显示)。另外，于保护层510内形成有一开口 512，而此开口 512部分露出了设置于最上方的介电层502内的一导电层504d的一部,而为开口 512所露出的导电层504d的部分则做为后续测试或封装等相关制程中所应用的一接垫(bonding pad)。
[0047]再者，分别形成于导电层504d下方的多个介电层502内导电层504c、导电层504b与导电层504a也可做为支撑元件与导电元件之用，以结构性地支撑其上方的导电层504d以及电性连结导电层504d与半导体装置800内的积体电路(未绘示)。而分别设置于此些导电层504a、导电层504b、导电层504c与导电层504d之间的多个介电层502内的导电介层物506a、导电介层物506b与导电介层物506c则做为如导电介层物的内连元件，以实体地且电性地连结此些导电层504a、导电层504b、导电层504c与导电层504d。
[0048]于一实施例中，保护层510、介电层502、导电层504a、导电层504b、导电层504c、导电层504d、以及导电介层物506a、导电介层物506b、导电介层物506c的形成材料则相同于如图1-图3所示的半导体装置400内的保护层110、介电层102、导电层104a、导电层104b、导电层104c、以及导电介层物106a、导电介层物106b的材料，在此不再赘述。
[0049]图5为依据图4绘示本发明的一接垫结构一部的上视图。请参照图5，导电层504b与导电层504c的设置情形则不同于图1-图2的半导体装置400内的导电层104b。导电层504c具有包括四个斜角的大体八边形的一平板状外形，且具有一表面积A3 (未显示)，而于导电层504c的两相对侧边上则分别设置有一导电层504b。导电层504b具有如长方形的一长条状外形，且具有一表面积A4。而形成于导电层504b与导电层504c上方的导电层504d(以虚线表示)则仍相同于如图1-图3所示的导电层104c，其具有大体四边形的一平板状外形，因而具有较导电层504c与导电层504b为大的一表面积Al (未绘不),其中导电层504c大体对准于导电层504d的中心处而设置，而导电层504b则大体分别对准于导电层504d的两相对侧边而设置。于一实施例中，此些表面积Al、A3、A4之间具有介于
0.29:0.06:1?0.43:0.28:1的一比例(A3:A4:A1)。另外，从上视观之(未绘示)，此些导电层504a则具有为介电层502所分隔的长条状外形，且具有一总表面积(未显示)。此些导电层504a的总表面积小于导电层504d的表面积Al。
[0050]图6为依据图4绘示本发明的接垫结构另一部的上视图。请同时参照图4及图6，在此，不同于先前图1-图3所示的介于导电层104c与导电层104b间的导电介层物106b的实施情形，于本实施例中，于导电层504d与导电层504b、导电层504c之间的介电层502之内则设置有多个导电介层物506b与导电介层物506c。在此,导电层504d相同于前述的导电层104c且具有表面积Al,导电介层物506b相同于前述的导电介层物106b仍为一导电柱状物，且其为大体按照一 mxn的一阵列物(array)形态而安排并设置于介电层502内，而此导电介层物506b所形成的一阵列物则大体位于其上方的导电层504d的两对称侧边的下方且大体位于其下方的导电层504b之一的上方，进而电性地连结了导电层504d与导电层504b。此些导电介层物506b所形成的一阵列物具有一总表面积A5，其小于导电层504d的表面积Al，且其间具有介于约0.001:1?0.002:1的比例(A5:A1)。
[0051]另外，从上视观之，导电介层物506c具有包括四个斜角的大体八边形的一平板状外形，且具有一表面积A6,其大体对准于其上方的导电层504d而设置,且其表面积A6小于其上方的导电层504d的表面积Al且小于其下方的导电层504c的表面积A3,且此些表面积A3、A6与Al之间具有介于约0.29:0.28:1?0.43:0.42:1的比例关系(A3:A6:A1)。相似于导电层504c的设置情形，导电介层物506c也大体对准于导电层504d与导电层504c的中心处而设置。
[0052]于图4-图6所示的半导体装置800形成之后，可于其内接垫结构600处施行如探针测试或打线接合的后续测试与封装等相关制程(皆未绘示)。由于本实施例中的导电介层物506b与导电介层物506c的表面积A5与表面积A6的总和已较如图1-图3所不实施例中的导电介层物106b的总表面积A2高出约94-21倍，且导电介层物506c的设置位置位于大部分测试与封装等相关制程中的外力所施加于导电层504d的一中心部分的正下方,而导电介层物506b与导电层504c所包括四个斜角部分更有助于施加于导电层504d处的外加应力的水平与垂直方向上的逸散。因此通过如图4-图6所示的接垫结构600的使用，于后续测试与封装等相关制程施行之后，并不会于导电层504d与导电层504c及导电层504b之间以及导电层504c与导电层504b及导电层504a之间的介电层502内造成如图1所示的裂痕120的生成，如此便可抵挡起因于后续测试与封装等相关制程中施加于其上方的导电层504d的不良应力转移情形，进而确保包括此接垫结构600的半导体装置800的操作寿命与可靠度。
[0053]图7绘示依据本发明另一实施例的接垫结构的剖面图。如图7所示的半导体装置800是由修改如图4-图6所示的半导体装置800所得到的。在此，于图7中以相同标号代表相同构件，且基于简化的目的，于下文中仅描述两实施例间的差异处。
[0054]请参照图7，接垫结构600’大体相似于如图4-图6所示的接垫结构600，除了于本实施例中增大了导电介层物506a及其邻近的介电层502的厚度。于本实施例中的导电介层物506a及其邻近的介电层502的厚度可较如图4-图6所示的导电介层物506a及其邻近的介电层502的厚度更为增厚。如此的导电介层物506a与邻近的介电层502的增厚情形也有助于抵挡起因于后续测试与封装等相关制程中施加于其上方的导电层504d的应力进一步地向下的垂直转移情形。如此，便可确保包括此接垫结构600’的半导体装置800的操作寿命与可靠度。
[0055]虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求范围所界定为准。
【权利要求】
1.一种半导体装置的接垫结构，其特征在于，包括: 一第一导电层，设置于一第一介电层的一部内，其中，该第一导电层具有一第一表面积； 一第二介电层，设置于该第一介电层与该第一导电层上； 一第一导电介层物，设置于该第二介电层的一部内，并位于该第一导电层上，其中，该第一导电介层物具有一第二表面积； 一第三介电层,设置于该第二介电层与该第一导电介层物上； 一第二导电层，设置于该第三介电层的一部内，并位于该第一导电介层物上，其中，该第二导电层具有一第三表面积； 一保护层，设置于该第二导电层与该第三介电层上；以及 一开口，设置于该保护层内，部分露出该第二导电层，其中该第一导电层与该第一导电介层物对准该第二导电层的中心处而设置，该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1 ~ 0.43:0.42:1的比例。
2.如权利要求1所述的半导体装置的接垫结构，其特征在于，该第二导电层为四边形的一平板状外形，该第一导电介层物与该第一导电层均为八边形的一平板状外形。
3.如权利要求1所述的半导体装置的接垫结构，其特征在于，该第一介电层、该第二介电层与该第三介电层的材料包括氧化硅、氮化硅或低介电常数介电材料。
4.如权利要求1所述的半导体装置的接垫结构，其特征在于，该保护层的材料包括聚亚酰胺或氮化硅。
5.如权利要求1所述的半导体装置的接垫结构，其特征在于，该第一导电层、该第二导电层与该第一导电介层物的材料包括鹤、招或铜。
6.如权利要求1所述的半导体装置的接垫结构，其特征在于，还包括: 一对第三导电层，分别设置于该第一介电层的另一部内且位于该第一导电层的相对侧；以及 多个第二导电介层物，分别设置于该第二介电层的另一部内且位于该第一导电介层物的相对侧并位于该些第三导电层上，该多个第二导电介层物电性连结该第三导电层与该第二导电层，该些第三导电层为长条状外形并分别具有一第四表面积，该些第二导电介层物形成经规则排列的一对阵列物，该些阵列物具有一总表面积，该第四表面积与该第三表面积之间具有介于0.06:1?0.28:1的比例，该总表面积与该第三表面积之间具有介于0.001:1 ?0.002:1 的比例。
7.如权利要求6所述的半导体装置的接垫结构，其特征在于，该些第三导电层与该些第二导电介层物的材料包括钨、铝或铜。
8.如权利要求1所述的半导体装置的接垫结构，其特征在于，还包括: 一第四介电层，位于该第一介电层之下； 多个第二导电介层物，设置于该第四介电层内并实体接触该第一导电层。
9.如权利要求8所述的半导体装置的接垫结构，其特征在于，该第四介电层的厚度大于该第一介电层、第二介电层与该第三介电层的厚度。
10.如权利要求8所述的半导体装置的接垫结构，其特征在于，该第四介电层的材料包括氧化硅、氮化硅或低介电常数介电材料，该些第二导电介层物的材料包括钨、铝或铜。
【文档编号】H01L23/485GK104183563SQ201310200384
【公开日】2014年12月3日 申请日期:2013年5月27日 优先权日:2013年5月27日
【发明者】廖修汉, 庄哲辅, 蔡耀庭, 陈鹤庭 申请人:华邦电子股份有限公司