存储器件及其形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种存储器件及其形成方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型:模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息，因此被广泛应用于各种急需要存储的数据不会因电源中断而消失，有需要重复读写数据的存储器。而且，闪存具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。因此，如何提升闪存的性能、并降低成本成为一个重要课题。
[0003]其次，发展高密度闪存技术，有利于各类随身电子设备的性能提高，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存单元的成本是技术发展的方向之一。对于或非门(NOR)电擦除隧穿氧化层(ETOX, Erase Through Oxide)闪存存储器(Flash Memory)来说,采用自对准电接触(Self-Align Contact)工艺能够使闪存存储单元的尺寸缩小。
[0004]图1是采用自对准电接触工艺形成的闪存存储器件的剖面结构示意图，包括:衬底100，所述衬底100表面具有若干相邻的存储单元101，所述存储单元101包括:位于衬底100表面的隧穿氧化层110、位于隧穿氧化层110表面的浮栅层111、位于浮栅层111表面的绝缘层112、位于绝缘层112表面的控制栅层113、以及位于控制栅层113表面的氮化硅层114 ;位于相邻存储单元101之间的衬底100内的源区或漏区102 ;位于所述存储单元101两侧衬底100表面的侧墙103 ;位于侧墙103表面、氮化硅层114表面以及相邻存储单元101之间衬底100表面的电互连结构105。
[0005]其中，为了降低控制栅层113的电阻，以提高闪存存储器件的性能和稳定性、降低能耗和热损耗，会采用自对准硅化工艺在控制栅层113内形成金属硅化物层115，且所述金属硅化物层115位于所述控制栅层113的部分侧壁表面。
[0006]然而，现有技术形成的闪存存储器件依旧稳定性较低、可靠性不佳。
【发明内容】
[0007]本发明解决的问题是一种存储器件及其形成方法，所形成的存储器件性能改善。
[0008]为解决上述问题，本发明提供一种存储器件的形成方法，包括:提供衬底，所述衬底表面具有若干相邻的存储单元，所述存储单元包括:位于衬底表面的第一介质层、位于第一介质层表面的浮栅层、位于浮栅层表面的第二介质层、位于第二介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层，所述控制栅层内具有硅化物层，所述硅化物层至少覆盖部分控制栅层的侧壁；采用回退工艺去除部分硅化物层，使所述硅化物层平行于衬底表面方向的尺寸缩小；在所述回退工艺之后，在所述衬底和存储单元表面形成第三介质层；在所述第三介质层表面形成第四介质层，所述第四介质层表面高于存储单元的顶部表面；在所述第四介质层内形成开口，所述开口暴露出第一掩膜层的顶部表面、存储单元侧壁表面的部分第三介质层、以及相邻存储单元两侧的部分衬底表面；在所述开口内形成导电结构。
[0009]可选的，所述回退工艺为各向同性的湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为SC-1溶液。
[0010]可选的，所述SC-1溶液包括:去离子水、双氧水和氨水；所述离子水和氨水的体积比为5:1?5:0.25，所述双氧水和氨水的体积比为1:1?1:0.25，所述去离子水和双氧水的体积比为5:1。
[0011]可选的，所述浮栅层和控制栅层的材料为多晶硅。
[0012]可选的，所述硅化物层的形成工艺包括:在衬底表面和部分存储单元的侧壁表面形成第二掩膜层，所述第二掩膜层覆盖第一介质层和浮栅层的侧壁，并且至少暴露出部分控制栅层的侧壁表面；在所述第二掩膜层表面和存储单元暴露出的侧壁和顶部表面形成金属层；采用退火工艺使金属层内的金属原子进入控制栅层内，在部分控制栅层内形成硅化物层。
[0013]可选的，所述金属层的材料为镍、钴、钛、钽中的一种或多种组合。
[0014]可选的，所述硅化物层的材料为硅化镍、硅化钴、硅化钛、硅化钽或硅化钴镍。
[0015]可选的，所述金属层的形成工艺为化学液相沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
[0016]可选的，所述第一介质层的材料为氧化硅；所述第二介质层的材料为氧化硅、氮化娃、氮氧化娃中的一种或多种组合；所述第一掩膜层的材料为氮化娃。
[0017]可选的，所述第三介质层与第四介质层的材料不同；所述第三介质层的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合；所述第四介质层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料中的一种或多种组合。
[0018]可选的，所述第三介质层包括氧化硅层和位于氧化硅层表面的氮化硅层。
[0019]可选的，在形成第四介质层之前，采用各向异性的干法刻蚀工艺去除衬底和第一掩膜层表面的第三介质层，在存储单元的侧壁表面形成侧墙。
[0020]可选的，在回退工艺之前，采用离子注入工艺在存储单元两侧的衬底内形成轻掺杂区；在形成第三介质层之后，形成第四介质层之前，采用离子注入工艺在存储单元两侧的衬底内形成重掺杂区。
[0021]可选的，所述开口的形成工艺包括:采用沉积工艺在第三介质层表面形成第四介质层，并对所述第四介质层进行平坦化；在所述第四介质层表面形成图形化掩膜，所述图形化掩膜暴露出的区域包括若干存储单元、以及所述若干存储单元周围的部分区域；以所述图形化掩膜，刻蚀所述第四介质层和第三介质层，直至暴露出第一掩膜层的顶部表面和相邻存储单元之间的部分衬底表面为止。
[0022]可选的，所述导电结构的形成工艺为:在所述第四介质层表面和开口内形成导电层，所述导电层填充满所述开口 ；采用化学机械抛光工艺平坦化所述导电层，直至暴露出第四介质层表面为止。
[0023]相应的，本发明还提供一种采用上述任一项方法所形成的存储器件，包括:衬底；位于所述衬底表面的若干相邻存储单元，所述存储单元包括:位于衬底表面的第一介质层、位于第一介质层表面的浮栅层、位于浮栅层表面的第二介质层、位于第二介质层表面的控制栅层、以及位于控制栅层表面的第一掩膜层；位于所述控制栅层内的硅化物层，所述硅化物层至少覆盖部分控制栅层的侧壁，所述硅化物层平行于衬底表面方向的尺寸小于浮栅层或控制栅层平行于衬底表面方向的尺寸；位于所述衬底和存储单元表面的第三介质层；位于所述第三介质层表面形成第四介质层，所述第四介质层表面高于存储单元的顶部表面，所述第四介质层内具有开口，所述开口暴露出第一掩膜层的顶部表面、存储单元侧壁表面的部分第三介质层、以及相邻存储单元两侧的部分衬底表面；位于所述开口内的导电结构。
[0024]与现有技术相比，本发明的技术方案具有以下优点:
[0025]本发明的存储器件的形成方法中，在相邻存储单元之间的衬底表面形成导电结构之前，采用回退工艺去除部分硅化物层，使所述硅化物层平行于衬底表面方向的尺寸缩小，即所述硅化物层的侧壁表面到控制栅层或浮栅层的侧壁表面具有一定距离。当后续于第四介质层内形成开口之后，所述开口的侧壁到所述硅化物层的侧壁之间距离增大，在所述开口内形成导电结构之后，所述导电结构到硅化物层之间的距离变大，则所述导电结构与硅化物层之间的击穿电压增大，使得导电结构与硅化物层之间难以产生击穿电流，以此避免漏电流产生。因此，所形成的存储器件的性能稳定、可靠性提高。
[0026]本发明的存储器件中，所述硅化物层平行于衬底表面方向的尺寸小于浮栅层或控制栅层平行于衬底表面方向的尺寸，即所述硅化物层的侧壁表面到控制栅层或浮栅层的侧壁表面具有一定距离，使所述开口的侧壁到所述硅化物层的侧壁之间距离增大，即所述导电结构到硅化物层之间的距离变大，因此所述导电结构与硅化物层之间的击穿电压增大，避免在导电结构与硅化物层之间产生击穿电流。因此，所述存储器件的性能稳定、可靠性提闻。
【附图说明】
[0027]图1是采用自对准电接触工艺形成的闪存存储器件的剖面结构示意图；
[0028]图2至图8是本发明实施例的存储器件的形成过程的剖面结构示意图。
【具体实施方式】
[0029]如【背景技术】所述，现有技术形成的闪存存储单元稳定性较低、可靠性不佳。
[0030]经过研究发现，随着半导体器件尺寸缩小、密度提高，相邻存储单元101之间的距离缩小，使得相邻存储单元101之间的空间不足以形成连接源区或漏区102的导电插塞，为了实现与所述源区或漏区102的电连接，如图1所示，需要采用自对准电接触工艺形成电互连结构105。
[0031]请继续参考图1，所述自对准电接触工艺包括:在衬底100表面、侧墙103表面和存储单元101表面形成介质层106，在所述介质层106表面形成光刻胶层(未示出)，所述光刻胶层暴露出若干存储单元101的对应位置；以所述光刻胶层刻蚀所述介质层106，直至暴露出氮化娃层114表面和衬底100表面为止,在介质层106内形成开口(未不出);在所述开口内形成电互连结构105。所形成的电互连结构105与衬底100表面相接触，从而能够对源区或漏区105施加电压。其中，所述电互连结构105通过侧墙103与浮栅层111电隔离；而且，所述电互连结构105通过氮化硅层114和侧墙103与控制栅层113和金属硅化物层115电隔离。所述氮化硅层114能够在刻蚀介质层106以形成开口的过程中，保护控制栅层113顶部表面，并且使后续形成于开口内