一种半导体器件及其制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。
【背景技术】
[0002]随着半导体行业的迅猛发展，PIC(Power Integrated Circuit,功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS (Double Diffused M0SFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。
[0003]DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDM0SFET (verticaldouble-diffused MOSFET，简称VDM0S)和横向双扩散金属氧化物半导体场效应LDM0SFET(lateral double-diffused MOSFET，简称 LDM0S)。LDMOS 由于更容易与 CMOS 工艺兼容而在业内被广泛地采用。
[0004]横向扩散金属氧化物半导体晶体管(Lateral Diffus1n Metal OxideSemiconductor,LDMOS)在集成电路涉及以及制造中有着重要的地位,例如高压横向扩散金属氧化物半导体晶体管(HV LDM0S)便被广泛使用在薄膜晶体管液晶显示屏的驱动芯片中。
[0005]现有技术中的常规的LDMOS包括半导体衬底，所述半导体衬底中形成的阱区，在所述半导体衬底中形成的漂移区，在所述半导体衬底上形成的栅极结构，所述LDMOS中还包括源漏区，分别位于阱区以及所述漂移区中，形成所述LDM0S。
[0006]为了提高LDMOS的性能，在制备LDMOS器件时，漏端的局部绝缘体上硅(PartialS01:PS0I)能显著提高LDMOS的击穿电压，更优选为台阶形局部SOI (Step Buried oxPS01:SB-PS0I)，台阶形局部SOI能显著提高LDMOS的击穿电压，如下图所示，对比普通SO1、PSOI结构，能有效降低电场峰值进而大幅提高器件的击穿电压。
[0007]现有技术中制备所述台阶形局部SOI的方法如图1a-1e所示，首先提供半导体衬底101，然后图案化所述半导体衬底101，以在所述半导体衬底中形成沟槽10，如图1a所示，然后在所述沟槽的侧壁以及底部形成间隙壁层102，如图1b所示，然后去除所述沟槽底部的间隙壁层102，仅保留位于侧壁上的间隙壁层102，以在所述沟槽内露出所述半导体衬底，然后通过普通的干法蚀刻对所述沟槽中露出的半导体衬底进行蚀刻，得到埋层槽(Buried Trench)结构，然后在所述埋层槽中填充绝缘物质，以形成所述台阶形局部S0I103，通过所述方法制备得到的台阶形局部S0I103具有显著缺点:不平坦的底部，空气间隙(Air gap)的存在，较薄的氧化层；且难以形成复杂图形(如多层次，台阶型)。
[0008]因此，虽然现有技术中具有形成局部S0I，通过所述局部SOI能够提高LDMOS的性能，但是现有技术中的方法仍存在各种弊端，例如不平坦的底部，空气间隙(Air gap)的存在，较薄的氧化层，且难以形成复杂图形(如多层次，台阶型)。所以需要对现有技术做进步的改进，以消除现有技术中存在的上述问题。
【发明内容】
[0009]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0010]本发明提供了一种半导体器件的制备方法，包括:
[0011]提供半导体衬底；
[0012]对所述半导体衬底将形成埋层槽的区域执行多次离子注入，以在所述半导体衬底中形成埋层槽离子掺杂区域；
[0013]在所述半导体衬底上外延生长半导体材料层，以覆盖所述半导体衬底；
[0014]图案化所述半导体材料层，在所述埋层槽离子掺杂区域的上方形成竖直沟槽，以露出所述埋层槽离子掺杂区域；
[0015]在所述竖直沟槽的侧壁上形成间隙壁，以保护所述竖直沟槽的侧壁；
[0016]蚀刻去除所述埋层槽离子掺杂区域，以在所述半导体衬底中形成埋层槽。
[0017]作为优选，所述埋层槽离子掺杂区域为台阶形埋层槽离子掺杂区域。
[0018]作为优选，形成所述台阶形埋层槽离子掺杂区域的方法为:
[0019]在所述半导体衬底上形成图案化的第一掩膜层；
[0020]通过所述第一掩膜层对所述半导体衬底执行高浓度离子注入，以形成深沟槽掺杂区；
[0021]去除所述第一掩膜层；
[0022]在所述半导体衬底上形成图案化的第二掩膜层，以露出所述深沟槽掺杂区和部分所述半导体衬底；
[0023]通过所述第二掩膜层对所述半导体衬底再次执行高浓度离子注入，以形成浅沟槽掺杂区，其中所述浅沟槽掺杂区包围所述深沟槽掺杂区的顶部，以形成所述台阶形埋层槽离子掺杂区域；
[0024]去除所述第二掩膜层。
[0025]作为优选，所述浅沟槽掺杂区开口的关键尺寸大于所述深沟槽掺杂区开口的关键尺寸，所述浅沟槽掺杂区的深度小于所述深沟槽掺杂区的深度。
[0026]作为优选，所述方法还包括在所述埋层槽以及所述竖直沟槽中沉积绝缘材料，以形成绝缘层。
[0027]作为优选，所述绝缘材料选用氧化物。
[0028]作为优选，所述离子注入为高浓度的离子注入，其离子注入的浓度大于lE14/cm2。
[0029]作为优选，所述间隙壁的形成方法为:
[0030]在所述竖直沟槽的侧壁以及底部依次沉积氧化物层和/或氮化物层，以覆盖所述竖直沟槽；
[0031]选择性蚀刻去除所述竖直沟槽的底部的所述氧化物层和/或所述氮化物层，以形成所述间隙壁。
[0032]作为优选，选用湿法蚀刻所述埋层槽离子掺杂区域，以形成所述埋层槽，所述埋层槽和所述高浓度离子注入的掺杂轮廓一致。
[0033]作为优选，选择对所述埋层槽离子掺杂区域和所述半导体衬底具有高选择比的蚀刻液蚀刻所述埋层槽离子掺杂区域。
[0034]本发明还提供了一种上述的方法制备得到的半导体器件。
[0035]本发明为了解决现有技术中的埋层槽(Buried Trench)结构存在的不平坦的底部、空气间隙(Air gap)的存在,较薄的氧化层的问题,提供了一种新的埋层槽(BuriedTrench)结构的制备方法，在所述方法中首先在所述半导体衬底中通过高浓度的杂质离子经由埋层槽(Buried trench)的光罩注入晶圆表面,埋层槽(Buried Trench)的位置以及尺寸，然后外延生长半导体材料层并形成开口，最后使用对掺杂浓度具有高选择性的化学液，通过所述开口通孔蚀刻出埋层槽(Buried Trench)。埋层槽(Buried Trench)的形状将于高浓度的掺杂轮廓(doping profile)—致。
[0036]本发明所述方法的优点在于:
[0037](I)能够得到平坦的埋层槽(Buried Trench)结构；
[0038](2)可以避免空气间隙的存在；
[0039](3)埋层槽(Buried Trench)结构的尺寸将不再受到干法蚀刻工艺的限制,极大地增加器件设计的自由度。
[0040](4)可以得到台阶状及任