部表面上的外延层200内的虚线201与位于鳍部1la侧壁表面上的外延层内的虚线201位于外延层的相同厚度，在所述虚线201位置处的掺杂离子的浓度均相同。
[0061]所述掺杂离子的掺杂类型与待形成的鳍式场效应晶体管的掺杂类型相同。例如，当待形成鳍式场效应晶体管为NMOS晶体管时，所述掺杂离子包括B、Ga或In中的一种或几种P型杂质离子；当待形成的鳍式场效应晶体管为PMOS晶体管时，所述掺杂离子包括P、As或Sb中的一种或几种N型杂质离子。
[0062]在本发明的其他实施例中，也可以在外延层200的不同厚度掺杂不同类型的掺杂离子，以满足不同半导体器件的性能。
[0063]所述外延层200内的掺杂离子浓度范围为lE10atom/cm3?lE20atom/cm3,所述外延层200内的掺杂离子浓度可以是沿外延层200表面至鳍部1la表面的垂直与外延层厚度方向上呈均匀分布、逐渐升高分布或高斯分布状态等，所述逐渐升高的分布可以是梯度分布、二次曲线分布或线性分布。例如，图7中，垂直与外延层200厚度方向的a点和b点的掺杂浓度可以不同，具体的，所述b点的掺杂浓度可以大于a点的掺杂浓度，并且，a点至b点之间的外延层的浓度呈线性升高。具体的，可以根据待形成的晶体管的性能需要，通过在沉积外延层200的过程中，调整通入反应腔内的掺杂气体的流量或浓度控制在外延层200不同厚度处的掺杂离子的浓度，以满足实际需求。例如:可以使所述外延层200内的掺杂离子浓度呈均匀分布状态，以调整晶体管的阈值电压；或者使所述外延层200内的掺杂离子浓度呈高斯分布，以提高晶体管源极和漏极之间的穿通电压。
[0064]由于所述外延层200内各个方向上的相同厚度处的掺杂离子浓度相同，所以所述外延层200不同位置处的电学性能相同，可以使得所述外延层200对于晶体管的电性参数的调整较为准确，从而提闻晶体管的性能。
[0065]所述外延层200的厚度小于50nm，在本发明的实施例中，所述外延层200的厚度还可以与上一步骤中刻蚀去除的鳍部厚度相同。本实施例中，所述外延层200的材料为硅、掺杂离子为B、厚度为25nm，采用原子层沉积工艺形成所述外延层200。具体的，所述原子层沉积工艺的反应气体为SiH4、HC1，缓冲气体为Ar、He或N2中的一种或几种，掺杂气体为BF2或BCl2等含B气体中的一种或几种，其中SiH4的流量为50sccm?2000sccm，HCl的流量为50sccm?2000sccm,缓冲气体的流量为10sccm?2000sccm,惨杂气体的流量为O?2000sccm，反应温度为500°C?800°C，压强为0.5托?10托。
[0066]在本发明的其他实施例中，可以根据外延层200的材料和掺杂离子，选择合适的反应气体和掺杂气体。
[0067]由于本实施例中，所述外延层200的厚度与鳍部101 (请参考图2)被刻蚀掉的厚度相同，所以，在形成所述外延层200之后，所述鳍部1la (请参考图4)和外延层200的总的高度、宽度与未刻蚀之前的鳍部101的宽度和高度相同，不会影响最终形成的鳍式场效应晶体管的鳍部宽度。
[0068]在本发明的其他实施例中，也可以在形成鳍部101的步骤中，使鳍部101的宽度小于设计值，然后直接在所述鳍部101表面形成外延层200，使所述鳍部101与外延层200的总的宽度和高度满足设计值的要求。由于受到具体的光刻以及刻蚀工艺的限制，所能够形成的鳍部101的尺寸存在一定的限制，如果使鳍部101的尺寸小于设计值，会提高形成鳍部101过程中的光刻和刻蚀难度。
[0069]本实施例中，对鳍部101进行刻蚀之后，再进行外延形成所述外延层200，使刻蚀后的鳍部1la与外延层200的高度和宽度满足设计值的要求。可以适当增大鳍部101的尺寸，提高形成鳍部101的工艺窗口，降低形成鳍部101的难度。然后再通过刻蚀和外延工艺，调整刻蚀后的鳍部1la与外延层200的尺寸，使的鳍部1la与外延层200的高度和宽度满足设计值的要求。并且，与直接在鳍部101表面形成外延层相比，本实施例中，对鳍部101进行刻蚀之后，再形成所述外延层200，使得所述外延层200的底部位于介质层102之间的鳍部上，可以提高所述外延层200与鳍部1la的接触面积，提高所述外延层200中的掺杂离子对于鳍式场效应晶体管的电性参数的调整作用。
[0070]请参考图8，在所述外延层200表面形成横跨所述鳍部1la的栅极结构300，然后形成位于所述栅极结构300两侧的鳍部1la上的源极和漏极。
[0071]所述栅极结构300包括栅介质层301和位于所述栅介质层301表面的栅极302。所述栅介质层301的材料为氧化硅、氧化铪、氧化锆、硅氧化铪或氧铝化铪等介质材料，所述栅极302的材料为多晶硅、T1、Ta、TiN, TaN、W等栅极材料。
[0072]形成所述栅极结构300的方法包括:在半导体衬底100、介质层102和外延层200表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；对所述栅极材料层进行平坦化处理，使所述栅极材料层表面平坦，并且，所述栅极材料层的表面高于外延层200的顶部表面；在所述栅极材料层表面形成掩膜层，所述掩膜层覆盖部分栅极材料层的表面；沿所述掩膜层刻蚀所述栅极材料层和栅介质材料层，形成横跨所述鳍部1la和外延层200的栅极结构。
[0073]本实施例中，形成所述栅极结构之后，在所述栅极结构300两侧的鳍部1la上形成源极和漏极(图中未示出)。可以对所述栅极结构300两侧的外延层200和鳍部1la进行掺杂离子注入，以形成所述源极和漏极，所述掺杂离子的类型与待形成的鳍式场效应晶体管的类型一致。在本发明的其他实施例中，也可以采用外延工艺形成所述源极和漏极，具体的，采用选择性外延工艺在所述栅极结构300两侧的外延层表面形成源极和漏极，在进行选择性外延的过程中，对所述源极和漏极进行原位掺杂，使所述源极和漏极内具有掺杂离子，所述掺杂离子类型与待形成的鳍式场效应晶体管的类型一致。
[0074]所述鳍式场效应晶体管的栅极结构300形成在外延层200上，使所述鳍式场效应晶体管的沟道区域位于外延层200内。由于所述外延层通过原位掺杂工艺进行掺杂，使得位于鳍部1la顶部和侧壁表面的外延层200内的相同厚度处的掺杂离子浓度分布较为均匀，可以提高晶体管的性能。并且，现有技术中采用离子注入工艺对沟道区进行掺杂，容易对注入区域表面造成的损伤，影响晶体管的性能，而本实施例中，采用原位掺杂工艺对所述外延层200进行掺杂，可以防止所述外延层200表面造成损伤，从而可以提高栅极结构300与外延层200之间的界面质量，提高晶体管的性能。
[0075]本实施例中，还提供一种采用上述方法形成的鳍式场效应晶体管。
[0076]请参考图8,为所述鳍式场效应晶体管的结构示意图。
[0077]所述鳍式场效应晶体管包括:半导体衬底100，所述半导体衬底100上形成有鳍部1la和介质层102，所述介质层102表面低于鳍部1la的顶部表面；位于在所述鳍部1la表面的外延层200,所述外延层200内具有掺杂离