入，在所述未掺杂区145的两端形成N型轻掺杂区142，定义两N型轻掺杂区142之间的未掺杂区域为沟道区143 ;去除光阻层50，在所述栅极绝缘层15上通过物理气相沉积法沉积形成金属层，图案化该金属层，得到栅极16、源极17、及漏极18，所述栅极16、源极17、及漏极18不相连，所述源极17、及漏极18分别通过第一过孔151与所述N型重掺杂区141相连接；此时，基板的俯视图如图7所示。
[0048]具体的，所述步骤4中，进行沉积金属层之前，还需要对所述基板11进行快速热退火(RTA, Rapid Thermal Annealing)处理，以对多晶娃层14进行补氢和活化。
[0049]步骤5、如图8所示，在所述栅极16、源极17、及漏极18上形成平坦层19，通过光刻制程在所述平坦层19上形成对应于所述栅极16上方的第二过孔191、及对应于所述漏极18上方的第三过孔192。
[0050]步骤6、如图9所示，在所述平坦层19上形成一 ITO薄膜，图案化该ITO薄膜，得到公共电极201、及透明电极202，所述透明电极202通过第二过孔191与所述栅极16相连接，从而栅极扫描信号可以通过该透明电极202输入到栅极16上，使得源极17与漏极18之间导通；此时，基板的俯视图如图10所示，具体的，透明电极202通过同一行内的第二过孔191将该行的栅极16进行连接，从而实现栅极扫描信号线的输入，并形成与所述源极17、及漏极18之间的垂直电路。
[0051]具体的，所述阵列基板的制作方法还包括步骤7、在所述公共电极201、及透明电极202上形成绝缘层，在所述绝缘层上形成像素电极，所述像素电极通过所述平坦层19上的第三过孔192与漏极18相连接。
[0052]请参阅图9-10，本发明还提供一种阵列基板，包括基板11、设于所述基板11上的遮光层12、设于所述基板11及遮光层12上的缓冲层13、设于所述缓冲层13上的多晶硅层14、设于所述多晶硅层14上的栅极绝缘层15、设于所述栅极绝缘层15上的栅极16、源极17、及漏极18、设于所述栅极绝缘层15、栅极16、源极17、及漏极18上的平坦层19、以及设于所述平坦层19上的公共电极201与透明电极202 ；
[0053]所述多晶硅层14包括位于中间的沟道区143、位于两端的N型重掺杂区141、以及位于沟道区143与N型重掺杂区141之间的N型轻掺杂区142 ；
[0054]所述栅极绝缘层15上设有对应于所述N型重掺杂区141上方的第一过孔151，所述平坦层19上设有对应于所述栅极16上方的第二过孔191、及对应于所述漏极18上方的第三过孔192，所述透明电极202通过第二过孔191与所述栅极16相连接，从而栅极扫描信号可以通过该透明电极202输入到栅极16上，使得源极17与漏极18之间导通。
[0055]具体的，所述源极17、及漏极18分别通过第一过孔151与所述N型重掺杂区141相连接。
[0056]具体的，所述阵列基板还包括设于公共电极201与透明电极202上的绝缘层、以及设于所述绝缘层上的像素电极，所述像素电极通过所述平坦层19上的第三过孔192与漏极18相连接。
[0057]具体的，所述栅极16、源极17、及漏极18通过同一金属层经光刻制程制得，所述公共电极201与所述透明电极202通过同一 ITO薄膜经光刻制程制得；
[0058]具体的，本发明的阵列基板为CMOS型低温多晶硅薄膜晶体管阵列基板；本发明的阵列基板可用于IPS(In-Plane Switching，平面转换)型液晶显示装置、或者FFS(FringeField Switching，边缘场开关)型液晶显示装置。
[0059]具体的，所述缓冲层12为由氮化硅薄膜和氧化硅薄膜所组成的叠层结构。
[0060]具体的，所述多晶硅层14的材料为低温多晶硅。
[0061]综上所述，本发明提供一种阵列基板及其制备方法，本发明的阵列基板的制备方法，将栅极与源漏极制作在同一金属层内，并将传统的整面型的公共电极层分割为两部分，其中一部分用作公共电极，另一部分用于实现栅极扫描信号输入，从而减少一道层间绝缘层制程，节省工艺制作成本；本发明的阵列基板，栅极与源漏极位于同一金属层内，栅极与源漏极之间不存在层间绝缘层，结构简化，从而降低了阵列基板的工艺制作成本。
[0062]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
【主权项】
1.一种阵列基板的制备方法，其特征在于，包括如下步骤: 步骤1、提供一基板(11)，在所述基板(11)上依次形成遮光层(12)、缓冲层(13)，在所述缓冲层(13)上形成多晶硅层(14)，对所述多晶硅层(14)的两端进行N型离子注入，得到位于所述多晶硅层(14)两端的N型重掺杂区(141)、及位于两N型重掺杂区(141)之间的未掺杂区(145)，在所述多晶硅层(14)上沉积栅极绝缘层(15); 步骤2、在所述栅极绝缘层(15)上涂布光刻胶，利用半灰阶掩模板对该光刻胶进行曝光、显影，得到光阻层(50)，所述光阻层(50)上对应所述N型重掺杂区(141)上方设有通孔(51)，并且所述光阻层(50)上对应于所述未掺杂区(145)上方的厚度大于其它区域的厚度； 步骤3、以光阻层(50)为遮蔽层，对所述栅极绝缘层(15)进行干法刻蚀，从而得到位于所述N型重掺杂区(141)上方的第一过孔(151)，对所述光阻层(50)进行氧气灰化处理，经氧气灰化处理后，剩余的光阻层(50)位于所述多晶硅层(14)的未掺杂区(145)的上方，且尺寸小于该未掺杂区(145)的尺寸； 步骤4、以剩余的光阻层(50)为遮蔽层，对所述未掺杂区(145)的两端进行N型离子注入，在所述未掺杂区(145)的两端形成N型轻掺杂区(142)，定义两N型轻掺杂区(142)之间的未掺杂区域为沟道区(143);去除光阻层(50)，在所述栅极绝缘层(15)上沉积形成金属层，图案化该金属层，得到栅极(16)、源极(17)、及漏极(18)，所述栅极(16)、源极(17)、及漏极(18)不相连，所述源极(17)、及漏极(18)分别通过第一过孔(151)与所述N型重掺杂区(141)相连接； 步骤5、在所述栅极(16)、源极(17)、及漏极(18)上形成平坦层(19)，通过光刻制程在所述平坦层(19)上形成对应于所述栅极(16)上方的第二过孔(191)、以及对应于所述漏极(18)上方的第三过孔(192); 步骤6、在所述平坦层(19)上形成一 ITO薄膜，图案化该ITO薄膜，得到公共电极(201)、及透明电极(202)，所述透明电极(202)通过第二过孔(191)与所述栅极(16)相连接，从而栅极扫描信号可以通过该透明电极(202)输入到栅极(16)上。2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤2中，所述半灰阶掩模板包括透光区、半透光区、及遮光区，在曝光过程中，所述透光区对应于所述N型重掺杂区(141)上方，所述遮光区对应于所述未掺杂区(145)上方。3.如权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤4中，进行沉积金属层之前，还需要对所述基板(11)进行快速热退火处理。4.如权利要求1所述的阵列基板的制备方法，其特征在于，所述缓冲层(12)为由氮化硅薄膜和氧化硅薄膜所组成的叠层结构；所述多晶硅层(14)的材料为低温多晶硅。5.如权利要求1所述的阵列基板的制备方法，其特征在于，还包括步骤7、在所述公共电极(201)、及透明电极(202)上形成绝缘层，在所述绝缘层上形成像素电极，所述像素电极通过所述平坦层(19)上的第三过孔(192)与漏极(18)相连接。6.一种阵列基板，其特征在于，包括基板(11)、设于所述基板(11)上的遮光层(12)、设于所述基板(11)及遮光层(12)上的缓冲层(13)、设于所述缓冲层(13)上的多晶硅层(14)、设于所述多晶硅层(14)上的栅极绝缘层(15)、设于所述栅极绝缘层(15)上的栅极(16)、源极(17)、及漏极(18)、设于所述栅极绝缘层(15)、栅极(16)、源极(17)、及漏极(18)上的平坦层(19)、以及设于所述平坦层(19)上的公共电极(201)与透明电极(202); 所述多晶硅层(14)包括位于所述多晶硅层(14)两端的N型重掺杂区(141)、及位于两N型重掺杂区(141)之间的沟道区(143)； 所述栅极绝缘层(15)上设有对应于所述N型重掺杂区(141)上方的第一过孔(151)，所述平坦层(19)上设有对应于所述栅极(16)上方的第二过孔(191)、及对应于所述漏极(18)上方的第三过孔(192)，所述透明电极(202)通过第二过孔(191)与所述栅极(16)相连接，从而栅极扫描信号可以通过该透明电极(202)输入到栅极(16)上。7.如权利要求6所述的阵列基板，其特征在于，所述多晶硅层(14)还包括位于沟道区(143)与N型重掺杂区(141)之间的N型轻掺杂区(142);所述源极(17)、及漏极(18)分别通过第一过孔(151)与所述N型重掺杂区(141)相连接。8.如权利要求6所述的阵列基板，其特征在于，所述栅极(16)、源极(17)、及漏极(18)通过同一金属层经光刻制程制得，所述公共电极(201)与所述透明电极(202)通过同一 ITO薄膜经光刻制程制得。9.如权利要求8所述的阵列基板，其特征在于，所述缓冲层(12)为由氮化硅薄膜和氧化硅薄膜所组成的叠层结构；所述多晶硅层(14)的材料为低温多晶硅。10.如权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括设于公共电极(201)与透明电极(202)上的绝缘层、以及设于所述绝缘层上的像素电极，所述像素电极通过所述平坦层(19)上的第三过孔(192)与漏极(18)相连接。
【专利摘要】本发明提供一种阵列基板及其制备方法。本发明的阵列基板的制备方法，将栅极与源漏极制作在同一金属层内，并将传统的整面型的公共电极层分割为两部分，其中一部分用作公共电极，另一部分用于实现栅极扫描信号输入，从而减少一道层间绝缘层制程，节省工艺制作成本；本发明的阵列基板，栅极与源漏极位于同一金属层内，栅极与源漏极之间不存在层间绝缘层，结构简化，从而降低了阵列基板的工艺制作成本。
【IPC分类】H01L27/12, H01L21/28, H01L21/77
【公开号】CN105097675
【申请号】CN201510609449
【发明人】贺超, 唐国强, 郭远, 李娟 , 陈玉霞
【申请人】深圳市华星光电技术有限公司, 武汉华星光电技术有限公司
【公开日】2015年11月25日
【申请日】2015年9月22日