鳍式场效应晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管的形成方法。
【背景技术】
[0002]随着半导体特征尺寸的逐渐减小，晶体管渐渐开始从平面晶体管向三维(3D)鳍式场效应晶体管(FinFET)器件结构过渡。
[0003]参考图1,示意出现有技术一种鳍式场效应晶体管的示意图。所示,FinFET包括:半导体衬底I ;位于半导体衬底I上的鳍部3 ;位于半导体衬底I上的氧化物层2 ;依次位于氧化物层2表面且横跨鳍部3的栅氧化物层(未示出)和栅极4 ;位于鳍部3两侧的鳍部侧墙6 ;位于栅极4侧壁的栅极侧墙5 ;位于栅极4及栅极侧墙5两侧鳍部3内的源/漏极31。在鳍式场效应晶体管中，栅极4至少可以从两侧对超薄体的鳍部3进行控制，因此栅极4对沟道的控制能力较强，能够很好的抑制短沟道效应。
[0004]对于晶体管而言，载流子迁移率是晶体管中沟道区的重要参数，载流子迁移率决定沟道区材料的电导率，影响晶体管的工作速度，载流子迁移率分为电子迁移率和空穴迁移率。
[0005]后金属栅工艺由于其漏电流小、功耗更低的优点已经逐渐在互补氧化物晶体管(CMOS)中得到了广泛的应用，然而，采用后金属栅工艺形成的鳍式场效应晶体管的空穴迁移率约为采用前栅工艺形成的鳍式场效应晶体管的空穴迁移率的67%，减缓了鳍式场效应晶体管的工作速度。
[0006]因此，提高采用后金属栅工艺形成的鳍式场效应晶体管的空穴迁移率，进而提高鳍式场效应晶体管的性能成为本领域技术人员亟待解决的问题。
【发明内容】
[0007]本发明解决的问题是提出一种鳍式场效应晶体管的形成方法，提高采用后金属栅工艺形成的鳍式场效应晶体管的空穴迁移率，进而提高鳍式场效应晶体管的性能。
[0008]为解决上述问题，本发明提出了一种鳍式场效应晶体管的形成方法，包括:
[0009]提供衬底；
[0010]在所述衬底上形成鳍部；
[0011]在所述衬底上形成伪栅结构，所述伪栅结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；
[0012]在所述伪栅结构两侧的鳍部中形成源区和漏区；
[0013]在衬底上形成覆盖鳍部且与伪栅结构齐平的层间介质层；
[0014]去除所述伪栅结构，形成露出部分鳍部的开口 ；
[0015]进行第一退火，在第一退火的过程中通入惰性气体；
[0016]第一退火之后，在所述开口露出的鳍部和衬底上覆盖栅极介质层；
[0017]进行第二退火，在第二退火的过程中通入惰性气体；
[0018]第二退火之后，向所述开口中填充金属，以形成金属栅极。
[0019]可选的，在所述第一退火、第二退火的步骤中，所述惰性气体包括氩气、氮气中的一种或两种。
[0020]可选的，在所述第一退火、第二退火的步骤中，通入惰性气体流量在5毫升每分钟到200毫升每分钟的范围内。
[0021]可选的，在所述第一退火、第二退火的步骤中，退火的温度在600摄氏度到1200摄氏度的范围内。
[0022]可选的，所述第一退火、第二退火的时间在I分钟到120分钟的范围内。
[0023]可选的，在形成所述伪栅结构之后，在所述伪栅结构两侧的鳍部中形成源区和漏区之前，所述形成方法还包括:
[0024]在所述伪栅结构露出的鳍部侧壁形成鳍部侧墙；
[0025]在所述伪栅结构和鳍部侧墙露出的鳍部上形成外延层。
[0026]可选的，所述栅极介质层为单层或多层结构。
[0027]可选的，所述栅极介质层包括依次形成的氧化硅层和氧化铪层。
[0028]可选的，所述栅极介质层为氧化铪层。
[0029]可选的，所述伪栅结构包括伪栅介质层和位于伪栅介质层上的伪栅，所述伪栅结构的侧壁上还形成有栅极侧墙。
[0030]与现有技术相比，本发明的技术方案具有以下优点:
[0031]本发明的形成方法中，在去除伪栅结构和形成栅极介质层之后分别进行第一退火、第二退火，在所述第一退火、第二退火的步骤中，通入惰性气体，惰性气体中的第一退火、第二退火能够减少栅极介质层与鳍部界面处的固定电荷，进而提高鳍部中沟道区的空穴迁移率，可以优化鳍式场效应晶体管的性能。
[0032]进一步，在所述第一退火、第二退火的步骤中，所述惰性气体包括氩气与氮气，在氮气或氩气中退火对减少固定电荷数量的效果较好，可以进一步优化鳍式场效应晶体管的性能。
【附图说明】
[0033]图1是现有技术一种鳍式场效应晶体管的示意图。
[0034]图2至图8为本发明形成方法一实施例形成的鳍式场效应晶体管的示意图。
【具体实施方式】
[0035]现有技术中鳍式场效应晶体管中采用后金属栅工艺形成的鳍式场效应晶体管的空穴迁移率较前栅工艺形成的鳍式场效应晶体管偏低，影响了鳍式场效应晶体管的性能。
[0036]具体地，在去除伪栅结构的过程中，刻蚀会导致伪栅结构下方的鳍部表面附近的固定电荷增多，伪栅结构下方的鳍部用作晶体管的沟道区，从而使最终形成的晶体管的沟道区固定电荷增多，固定电荷具有阻碍空穴移动的能力，因此固定电荷增多容易降低晶体管的沟道区的空穴迁移率，从而影响晶体管的性能。
[0037]为此，本发明提供一种鳍式场效应晶体管的形成方法，本发明鳍式场效应晶体管的形成方法中，在去除伪栅结构和形成栅极介质层之后分别进行第一退火、第二退火，第一退火、第二退火能够减少栅极介质层与鳍部界面处的固定电荷，进而提高鳍部的沟道区的空穴迁移率，可以优化鳍式场效应晶体管的性能。
[0038]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0039]图2至图8为本发明形成方法一实施例形成的鳍式场效应晶体管的示意图。
[0040]参考图2，供衬底100。在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。
[0041]继续参考图2，对所述衬底100进行光刻，形成多个鳍部(Fin) 101，所述鳍部101用于形成鳍式场效应晶体管的源区、漏区以及沟道区。具体地，所述鳍部101的材料为硅。
[0042]但是本发明对鳍部101的形成方式不做限制，在其他实施例中，鳍部101还可以为采用外延工艺形成。
[0043]在本实施例中，形成多个鳍部101之后，在多个鳍部101之间还可以形成隔离结构110，所述隔离结构110可以为浅沟槽隔离结构或局部氧化隔离。所述隔离结构用于将多个晶体管隔离，但是本发明对是否形成隔离结构110不做限制。
[0044]参考图3，在所述衬底100上形成伪栅结构，所述伪栅结构横跨至少一个所述鳍部101，并覆盖所述鳍部101的侧壁与顶部。在本实施例中，所述伪栅结构包括伪栅介质层102以及位于伪栅介质层102上的伪栅103。
[0045]具体地，在本实施例中，采用化学气相沉积法，在所述鳍部101表面以及衬底100表面依次形成伪栅介质材料层(未示出)和伪栅材料层(未示出)，对所述伪栅介质材料层和伪栅材料层进行刻蚀，去除部分伪栅介质材料层和伪栅材料层至露出衬底100表面和鳍部101表面，剩余条形的伪栅介质材料层和伪栅材料层分别形成伪栅介质层102和伪栅103。
[0046]所述伪栅介质层102的材料可以是氧化硅，所述伪栅103的材料可以是多晶硅。但是本发明对伪栅介质层102和伪栅103的形成方法和材料不做限制，还可以采用现有技术中其他的材料和形成方法形成所述伪栅介质层102和伪栅103。
[0047]需要说明的是，所述伪栅结构两侧分别露出部分鳍部101，用于形成源区或漏区。
[0048]需要说明的是，在本实施例中，在形成伪栅结构之后，在所述伪栅结构两侧形成栅极侧墙111，在所述伪栅结构露出的鳍部101侧壁形成鳍部侧墙112，在所述伪栅结构和所述鳍部侧墙露出的鳍部101顶部进行外延工艺，形成外延层113，所述外延层113的材料与所述鳍部101的材料相同。形成栅极侧墙111、鳍部侧墙112和外延层113的工艺均为本领域惯用技术，本发明在此不再赘述，本发明对形成栅极侧墙111和形成鳍部侧墙112、外延层113的顺序也不做限制。
[0049]所述鳍部侧墙112的作用在于为鳍部101提供保护，还可以在外延工艺中遮挡鳍部101侧壁，使得鳍部101顶部形成外延层113的同时水平尺寸不增加，但是本发明对是否形成鳍部侧墙112不做限制。
[0050]外延层113能够提高迁移率，减小漏电，但是本发明对是否形成所述外延层113不做限制。
[0051]继续参考图3，对所述伪栅结构两侧的鳍部101进行离子注入，形成源区和漏区。
[0052]需要说明的是，在本实施例中，对所述伪栅结构两侧的鳍部101上的外延层113进行离子注入，在对所述伪栅结构两侧的鳍部101上的外延层113进行离子注入以后，还需要进行一次源漏退火工艺，进行离子注入和源漏退火的步骤均为本领域惯用技术，在此不再赘述。
[0053]参考图4，在衬底100上形成覆盖鳍部101且与伪栅结构齐平的层间介质层104。
[0054]具体地，在本实施例中，采用化学气相沉积法在衬底100、鳍部101以及伪栅结构上覆盖层间介质层104,所述层间介质层104的材料可以为氧化娃。