化硅界面具有良好的电子/物理稳定性等的视角，已将氧化硅膜传统地用作栅极绝缘膜G0X。然而，随着元件的微型化，要求栅极绝缘膜GOX具有很小的厚度。当将具有很小的厚度的氧化硅膜用作栅极绝缘膜GOX时，产生所谓的隧穿电流，其中流过沟道的电子隧穿由氧化硅膜形成的势皇，并流入栅极电极。
[0141]因此，通过使用具有介电常数高于氧化硅膜的介电常数的材料来使用高介电常数膜，即使其容量相同的情况下也可以增加其物理厚度。由于可以在即使容量相同的情况下也增加高介电常数膜的物理厚度，所以可以降低泄漏电流。尽管氮化硅膜是具有介电常数高于氧化硅膜的介电常数的膜，因此特别期望使用具有介电常数高于氮化硅膜的介电常数的高介电常数膜。
[0142]例如，将氧化铪膜(HfOJ莫)(其为铪氧化物的一种)用作具有介电常数高于氮化硅膜的介电常数的高介电常数膜；然而，也可以替代氧化铪膜而使用其它基于铪的绝缘膜，诸如HfAlO膜(铝酸铪膜),HfON膜(氮氧化铪膜)、HfS1膜(硅酸铪膜)以及HfS1N膜(給娃氮氧化物膜)。此外，可以使用通过将诸如氧化钽、氧化银、氧化钛、氧化错、氧化镧和氧化钇之类的氧化物引入这些基于铪的绝缘膜中而得到的基于铪的绝缘膜。由于基于铪的绝缘膜具有介电常数比氧化硅膜或氮氧化硅膜高或与氧化铪膜类似的介电常数，因此，可以获得与使用氧化铪膜的情况中相同的效果。
[0143]随后，在半导体衬底IS的整个主表面之上形成多晶硅膜(多晶体硅膜)PF1。然后，通过使用离子注入法，将作为η型杂质的磷(P)或砷(As)引入到在存储器形成区域中形成的多晶硅膜PFl中。此后，在多晶硅膜PFl之上形成氧化硅膜0XF1，并且在氧化硅膜OXFl之上形成帽绝缘膜CAP。例如，可以由氮化硅膜形成该帽绝缘膜CAP。
[0144]随后，在帽绝缘膜CAP之上形成抗蚀剂膜PRl之后，通过使用光刻技术将抗蚀剂膜PRl图案化。通过利用经图案化的抗蚀剂膜PRl作为掩膜的刻蚀，依次将所述帽绝缘膜CAP、氧化硅膜OXFl、多晶硅膜PFl以及栅极绝缘膜GOX在存储器形成区域中图案化。由此，如图6中所图示的，将包括栅极绝缘膜G0X、控制栅极电极CG、氧化硅膜OXFl以及帽绝缘膜CAP的层压结构体形成在存储器形成区域中。另一方面，使栅极绝缘膜G0X2、多晶硅膜PF1、氧化硅膜OXFl以及帽绝缘膜CAP保留在整个外围电路形成区域中。
[0145]随后，将经图案化的抗蚀剂膜PRl去除后，必要时，为了调节存储器单元的存储器晶体管的阈值电压，通过使用例如离子注入法将导电杂质引入到半导体衬底IS的沟道区域中。
[0146]随后，如图7所图示的，通过使用光刻技术，利用抗蚀剂膜PR2将存储器形成区域覆盖，然后将在外围电路形成区域中形成的帽绝缘膜CAP和氧化硅膜OXFl去除。
[0147]随后，如图8所图示的，在整个半导体衬底IS之上形成绝缘膜IF1，并且在绝缘膜IFl之上形成电荷存储膜ECF。然后在电荷存储膜ECF之上形成绝缘膜IF2，并且在绝缘膜IF2之上形成多晶硅膜PF2。
[0148]绝缘膜IFl包括例如氧化硅膜，并且可以使用例如ISSG氧化法形成，通过该ISSG氧化法，可以形成具有精细和良好的膜质量的氧化硅膜。绝缘膜IFl的厚度约为4nm。电荷存储膜ECF由氮化硅膜构成，并可以通过使用例如CVD法来形成。电荷存储膜ECF的厚度为约10nm。此外，绝缘膜IF2是由氧化硅膜构成，并通过例如使用由HTO法表示的“高温CVD法”而形成，通过该“高温CVD法”可以形成具有精细和良好的膜质量的氧化硅膜。绝缘膜IF2的厚度为约5nm。可以通过使用例如CVD法来形成多晶硅膜PF2。因而可以形成具有精细和良好的膜质量和优良的耐受电压的层压绝缘膜(ONO膜)。
[0149]此后，通过在多晶硅膜上执行整体回蚀法(各向异性刻蚀)将多晶硅膜去除。在这种情况下，如图8所图示的，通过各向异性刻蚀去除多晶硅膜，并因此具有侧壁形状的多晶硅膜PF2仅保留在形成于所述存储器形成区域中的层压结构体的两侧的侧壁之上。
[0150]随后，如图9中所图示的，通过使用光刻技术，将抗蚀剂膜图案化，以覆盖在存储器形成区域中的叠层结构体的一侧之上形成的多晶硅膜PF2和外围电路形成区域的整个表面。然后，通过利用经图案化的抗蚀剂膜作为掩膜的刻蚀，将形成在从掩膜露出的层压结构体的另一侧之上的多晶硅膜PF2去除。
[0151]因此，如图9所图示的，可以在形成于存储器形成区域中的层压结构体的任一侧壁之上，经由层压绝缘膜(ONO膜)形成具有侧壁形状的存储器栅极电极MG。
[0152]随后，如图10所图示的，通过刻蚀，将从存储器形成区域中的存储器栅极电极MG暴露的绝缘膜IF2和外围电路形成区域中的绝缘膜IF2去除。此后，通过刻蚀，将从在存储器形成区域中的存储器栅极电极MG暴露的电荷存储膜ECF和在外围电路形成区域中的所述电荷存储膜ECF 二者去除。由此，从存储器形成区域中的存储器栅极电极MG将绝缘膜IFl暴露，并且也在外围电路形成区域中将绝缘膜IFl暴露。本文中，使得绝缘膜IFl保留，而没有通过刻蚀去除。
[0153]随后，如图11所图示的，通过使用光刻技术，利用抗蚀剂膜PR3将存储器形成区域覆盖，然后通过使用离子注入法，将诸如磷之类的η型杂质引入到在外围电路形成区域中形成的多晶硅膜PFl中。
[0154]此后，将覆盖存储器形成区域的抗蚀剂膜PR3去除，然后氮气氛中执行退火。然后，如图12所图示的，在半导体衬底IS之上形成氧化硅膜HARP1，并且在氧化硅膜HARPl之上形成氮化硅膜SNFl。即，在第一实施例中，将用作保护绝缘膜的氧化硅膜HARPl形成在下列项之上:从存储器栅极电极MG暴露的绝缘膜IFl ;暴露的电荷存储膜ECF的端表面；暴露的绝缘膜IF2的端表面；以及存储器栅极电极MG。可以通过使用例如“低温CVD法”来形成氧化硅膜HARPl，并且可以通过使用例如CVD法来形成氮化硅膜SNFl。
[0155]随后，通过使用光刻技术形成经图案化的抗蚀剂膜，并且通过使用经图案化的抗蚀剂膜作为掩膜的刻蚀，来在外围电路形成区域中形成栅极电极GE。在这种情况下，利用抗蚀剂膜覆盖存储器形成区域，并且因此该区域不受刻蚀的影响。
[0156]随后，如图13中所图示的，在通过使用光刻技术形成抗蚀剂膜PR4以覆盖存储器形成区域之后，使用抗蚀剂膜PR4作为掩膜，通过离子注入法形成浅低浓度杂质扩散区域ΕΧ2，以与外围电路形成区域中的栅极电极GE对准。浅低浓度杂质扩散区域ΕΧ2是已向其中引入诸如磷或砷之类的η型杂质的η型半导体区域。
[0157]随后，如图14中所图示的，当在形成于外围电路形成区域中的栅极电极GE的两侧上的侧壁之上形成偏移间隔物OS之后，将形成在存储器形成区域和外围电路形成区域中的氮化硅膜SNFl去除。然后在氮气氛中执行退火。
[0158]此后，如图15中所图示的，通过使用光刻技术和离子注入法，形成浅低浓度杂质扩散区域ΕΧ1，以与存储器单元形成区域中的控制栅极电极CG和存储器栅极电极MG对准。浅低浓度杂质扩散区域EXl是已向其中引入诸如磷或砷之类的η型杂质的η型半导体区域。
[0159]随后，如图16中所图示的，在半导体衬底IS之上形成氧化硅膜，并且在氧化硅膜之上形成氮化硅膜。可以通过例如CVD法形成氧化硅膜和氮化硅膜。然后通过使氧化硅膜和氮化硅膜经受各向异性刻蚀来形成侧壁SW。在存储器单元形成区域中的控制栅极电极CG(层压结构体)和存储器栅极电极MG的侧壁之上形成侧壁SW。另一方面，在外围电路形成区域中的栅极电极GE的两侧上的侧壁之上形成侧壁SW。
[0160]然后，如图17所图示的，通过使用光刻技术和离子注入法来形成深高浓度杂质扩散区域NR1，以与存储器单元形成区域中的侧壁SW对准。深高浓度杂质扩散区域NRl是已向其中引入诸如磷或砷之类的η型杂质的η型半导体区域。存储器单元的源极区域SR或漏极区域DR包括深高浓度杂质扩散区域NRl和浅低浓度杂质扩散区域EXl。以这种方式，深高浓度杂质扩散区域NRl和浅低浓度杂质扩散区域EXl形成源极区域SR和漏极区域DR。相应地，源极区域SR和漏极区域DR具有LDD (轻掺杂漏极)结构。
[0161]同样在外围电路形成区域中，形成深高浓度杂质扩散区域NR2，以与侧壁SW对准。深高浓度杂质扩散区域NR2是已向其中引入诸如磷或砷之类的η型杂质的η型半导体区域。高耐受电压MISFET的源极区域SR2或漏极区域DR2包括深高浓度杂质扩散区域NR2和浅低浓度杂质扩散区域ΕΧ2。以这种方式，深高浓度杂质扩散区域NR2和浅低浓度杂质扩散区域ΕΧ2形成源极区域SR2和漏极区域DR2。相应地，源极区域和漏极区域具有LDD (轻掺杂漏极)结构。
[0162]随后，如图18中所图示的，在半导体衬底IS之上形成氧化硅膜HARP2，并且在氧化硅膜HARP2之上形成氮化硅膜SNF2。氮化硅膜SNF2是作为“应力记忆技术膜(SMT膜)”的膜。此后，通过使用光刻技术，利用抗蚀剂膜PR5将外围电路形成区域覆盖，然后，通过刻蚀将在存储器形成区域中形成的氮化硅膜SNF2去除。在这种情况下，形成在氮化硅膜SNF2之下的层中的氧化硅膜HARP2作为刻蚀停止膜。在去除抗蚀剂膜PR5之后执行退火。
[0163]随后，如图19中所图示的，当通过刻蚀将形成在外围电路形成区域中的氮化硅膜SNF2去除之后，通过刻蚀将形成在存储器形成区域和外围电路形成区域中的氧化硅膜HARP2去除。
[0164]此后，如图20中所图示的，在半导体衬底IS之上形成镍-铂膜(NiPt膜)，然后在存储器形成区域中通过执行热处理以将形成存储器栅极电极MG的多晶硅膜和镍-铂膜共同反应，来形成包括镍-铂硅化物膜(NiPtSi膜)的硅化物膜CS。由此，使得存储器栅极电极MG具有包括多晶硅膜和硅化物膜CS的层压结构。类似地，通过使硅与镍-铂膜反应，在深高浓度杂质扩散区域NRl的顶表面之上形成硅化物膜CS。
[0165]同样在外围电路形成区域中，类似地在形成栅极电极GE的多晶硅膜的顶表面之上形成包括镍-铂硅化物膜的硅化物膜。由此，栅极电极GE包括多晶硅膜和硅化物膜CS，通过使硅与镍-铂膜发生反应，在深高浓度杂质扩散区域NR2的顶表面之上还形成包括镍-铂硅化物膜的硅化物膜CS。
[0166]第一实施例被配置为形成镍-铂硅化物膜；然而，可以形成例如硅化钴膜、硅化镍膜、硅化钛膜或硅化铂膜来代替镍铂硅化物膜。
[0167]以上面的方式，可以在半导体衬底IS的存储器形成区域中形成构成非易失性存储器的存储器单元，并且可以在半导体衬底IS的外围电路形成区域中形成高耐受电压MISFETo
[0168]随后，将描述布线步骤。如图21中所图示的，在半导体衬底IS的主表面之上形成氮化硅膜SNF3，在氮化硅膜SNF3之上形成氧化硅膜0XF2，并且在氧化硅膜0XF2之上形成氧化硅膜0XF3。此后，通过使用例如CMP (化学机械抛光)法，将接触层间绝缘膜的顶表面平坦化。在将氧化硅膜0XF3的部分回刻蚀之后，在氧化硅膜0XF3之上形成氮化硅膜SNF4。由此，可以形成包括氮化硅膜SNF3、氧化硅膜0XF2、氧化硅膜0XF3和氮化硅膜SNF4的接触层间绝缘膜。
[0169]随后，如图22中所图示的，通过使用光刻技术和刻蚀技术，在接触层间绝缘膜中形成接触孔CNT。此后，在包括接触孔CNT的底表面和内壁的接触中间绝缘膜之上形成钛/氮化钛膜。钛/氮化钛膜包括含钛膜和氮化钛膜的层压膜，并且可以通过使用例如溅射法形成。钛/氮化钛膜具有所谓的势皇特性，通过该势皇特性，例如，可以阻止作为用于在后面步骤中待嵌入的膜的材料的钨扩散到硅中。
[0170]然后，在半导体衬底IS的整个主表面之上形成钨膜，以使得填充接触孔CNT。可以通过使用例如CVD法形成该钨膜。通过例如使用CMP法，将在接触层间绝缘膜之上形成的不必要的钛/氮化钛膜以及不必要的钨膜去除。然后可以通过在氢环境中执行退火来形成插塞PLG。
[0171]随后，如图4中所图示的，在其中形成了插塞PLG的接触层间绝缘膜之上形成包括氧化硅膜0XF4以及在氧化硅膜0XF4之上形成的S1C膜SCFl的层间绝缘膜。然后，通过使用光刻技术以及刻蚀技术，将布线沟槽DITl形成在层间绝缘膜中。此后，在包括布线沟槽DITl内部的层间绝缘膜之上形成钛/氮化钛膜。可以通过使用例如溅射法形成钛/氮化钛膜。随后，通过使用例如溅射法，在钛/氮化钛膜之上形成包括薄铜膜的种子膜，然后，通过电镀法使用种子膜作为电极在形成布线沟槽DITl的层间绝缘膜之上形成铜膜。此后，通过使用例如CMP法对暴露在层间绝缘膜之上的而不是布线沟槽DITl内部的铜膜进行抛光和去除，使得铜膜仅保留在形成于层间绝缘膜中的布线沟槽DITl中。由此，可以形成布线LI。在布线LI之上进一步形成布线，但在本文中，将省略对其的描述。这样可以最终形成第一实施例中的半导体器件。
[0172]在第一实施例中已描述了形成包括铜膜的布线LI的示例，但可以形成例如包括铝膜的布线LI。在这种情况下，在层间绝缘膜和插塞PLG之上依次形成钛/氮化钛膜、铝膜和钛/氮化钛膜。可以使用例如溅射法形成这些膜。随后，通过利用光刻技术和刻蚀技术将这些膜图案化来形成布线LI。由此，可以形成包括铝膜的布线LI。
[0173]<第一实施例中的特征>
[0174]随后，将描述第一实施例中的特征点。第一实施例中的特征点涉及半导体器件的制造方法。具体地，例如图9中所图示的，在第一实施例的半导体器件的制造步骤中，当形成存储器栅极电极MG之后，通过刻蚀，将从该存储器栅极电极MG暴露的绝缘膜IF2去除，然后将从存储器栅极电极MG暴露的电荷存储膜ECF去除。在这种情况下，将绝缘膜IF2的端表面(横向侧表面)暴露，并也将电荷存储膜ECF的端表面(横向侧表面)暴露。例如图10中所图示的，在执行上面的步骤之后，将绝缘膜IFl从存储器栅极电极MG暴露。本文中，第一实施例中的第一特征点为，在将绝缘膜IF2的端表面暴露的状态下，没有刻蚀从存储器栅极电极MG暴露的绝缘膜IFl。换言之，第一实施例中的第一特征点为，在将绝缘膜IF2的端表面暴露的状态下，使得从存储器栅极电极MG暴露的绝缘膜IFl保留而不被刻蚀，并且将执行随后步骤。
[0175]由此，根据第一实施例中的第一特征点，可以避免在绝缘膜IF2的端表面中造成侧面刻蚀，而该侧面刻蚀可能导致对绝缘膜IFl的刻蚀。因此，根据第一实施例，可以控制可能源于对绝缘膜IF2的端表面的侧面刻蚀的、在存储器栅极电极MG和源极区域SR之间的耐受电压的降低。由此，根据包括了第一实施例中的第一特征点的半导体器件的制造方法，可以提供具有高可靠性的半导体器件。
[0176]随后，第一实施例中的第二特征点为，通过刻蚀将从存储器栅极电极MG