I，每个元件隔离区域STI被布置在半导体衬底中以使得沿X方向延伸。在这种情况下，如图29中所图示的，形成元件隔离区域STI，以使得端接区域具有“宽圆形形状”(“锤头形状”)。
[0212]具体地，在制造半导体器件的阶段中(参见图26)，形成具有如下形状的元件隔离区域ST1:其中存储器栅极电极MG的边沿侧(该边沿侧靠近源极区域SR)的Y方向上的宽度ESl大于存储器栅极电极MG的边沿侧(该边沿侧靠近控制栅极电极)的Y方向上的宽度ES2。此外，形成具有如下形状的元件隔离区域STI (参见图26):其中在端接区域R2的Y方向中定向的宽度之中，最大宽度W3大于宽度ESI。
[0213]本文中，可以通过在待用于形成元件隔离区域STI的掩膜上执行例如0PC(光学近似校正)，来形成具有这种形状的元件隔离区域STI。
[0214]在这种情况下，不必从零开始重新设计半导体器件的平面布局，因为向在实际制造半导体器件时将使用的掩膜添加采用OPC的修正是足够的，而无需改变半导体器件的平面布局设计。即，从优化半导体器件的尺寸和性能的视角设计平面布局，并且因此，在元件隔离区域STI的形状上的改变之后被执行的平面布局设计的改变需要大量工作。
[0215]针对该点，在第二实施例中无需大量工作，因为向在实际制造半导体器件时将使用的掩膜添加采用OPC的修正是足够的，而无需改变半导体器件的平面布局设计。由此，根据第二实施例的半导体器件的制造方法，可以获得如下优势:可以提高半导体器件的可靠性，同时抑制器件的制造成本的增加。
[0216]随后，如图30中所图示的，形成控制栅极电极CG，每个控制栅极电极CG被布置在半导体衬底之上，使得沿Y方向延伸，Y方向与X方向以直角相交。此后，如图31中所图示的，形成存储器栅极电极MG，每个存储器栅极电极MG被布置在半导体衬底之上，使得沿Y方向延伸，以与控制栅极电极CG平行。由此，元件隔离区域STI具有:与存储器栅极电极MG在平面图中交叉的交叉区域Rl ;以及与交叉区域Rl在平面图中相接触的端接区域R2。在这种情况下，如图31中所图示的，存储器栅极电极MG的边沿侧与元件隔离区域STI的可见轮廓线彼此相交的夹角Θ 2变大(钝角)，并且因此多晶硅膜被完全刻蚀，由此使得刻蚀残余物几乎没有在存储器栅极电极MG的边沿侧中形成。S卩，当夹角Θ 2变大时，刻蚀剂可以进入该区域这样多，并因此多晶硅膜被完全刻蚀，由此使得刻蚀残余物几乎没有在存储器栅极电极MG的边沿侧中形成。此后，如图32中所图示的，通过利用离子注入法引入导电杂质，在半导体衬底的主表面中形成漏极区域DR和源极区域SR，该漏极区域DR和源极区域SR被布置在半导体衬底中使得沿Y方向延伸，以平行于存储器栅极电极MG。
[0217]在这种情况下，在第二实施例中的存储器栅极电极MG的边沿侧中几乎没有形成刻蚀残余物，因此，由刻蚀残余物覆盖的层压绝缘膜(0N0膜)的存在可能性也较低。因此，可以控制存储器栅极电极MG与源极区域SR之间的耐受电压的降低，该耐受电压的降低可能源于由刻蚀残余物覆盖的层压绝缘膜(0N0膜)被前述离子注入所损坏。因此，根据第二实施例中的半导体器件的制造方法，可以提高半导体器件的可靠性。
[0218]随后，将参考图33至图38，从截面视角对第二实施例中的半导体器件的制造方法进行描述。图33至图38中的每一个附图都并排地图示了沿C-C线所获得的截面视图以及沿图26中的D-D线所获得的截面视图。
[0219]如图33中所图示的，提供了半导体衬底1S，该半导体衬底IS包括已将诸如硼的ρ型杂质引入其中的硅单晶体。在这种情况下，半导体衬底IS处于具有大约圆盘形状的半导体晶片的状态。然后，通过使用例如STI法在半导体衬底IS中形成元件隔离区域STI。这种情况下，在半导体衬底IS的顶表面与元件隔离区域STI的顶表面之间形成阶梯状部分，并通过阶梯状部分的影响，使得元件隔离区域STI的顶表面变得低于半导体衬底IS的顶表面。此后，通过将导电杂质引入半导体衬底IS来形成ρ型阱PWL。
[0220]随后，如图34中所图示的，在半导体衬底IS的顶表面之上形成栅极绝缘膜GOX之后，在栅极绝缘膜GOX之上形成多晶硅膜。然后在多晶硅膜之上形成氧化硅膜OXFl，并且在氧化硅膜OXFl之上形成帽绝缘膜CAP。例如，可以通过氮化硅膜形成帽绝缘膜CAP。
[0221]此后，在帽绝缘膜CAP之上形成抗蚀剂膜，然后使用光刻技术将抗蚀剂膜图案化。然后，通过使用图案化的抗蚀剂膜作为掩膜的刻蚀，依次将所述帽绝缘膜CAP、氧化硅膜OXFl、多晶硅膜以及栅极绝缘膜GOX图案化。由此，如图34中所图示的，形成包括栅极绝缘膜G0X、控制栅极电极CG、氧化硅膜OXFl以及帽绝缘膜CAP的层压结构体。
[0222]随后，如图35中所图示的，在覆盖层压结构体的半导体衬底IS之上形成绝缘膜IFl，在绝缘膜IFl之上形成电荷存储膜ECF，并且在电荷存储膜ECF之上形成绝缘膜IF2。由此，可以形成包括了绝缘膜IF1、电荷存储膜ECF以及绝缘膜IF2的层压绝缘膜。此后，在层压绝缘膜之上形成多晶硅膜，并且通过在多晶硅上执行各向异性刻蚀，在层压绝缘膜的侧壁中形成具有侧壁形状的存储器栅极电极MG。
[0223]这种情况下，形成元件隔离区域STI的端接区域以具有第二实施例中的“宽圆形形状”，因此如图35中所图示的，刻蚀残余物几乎没有在存储器栅极电极MG的边沿侧中形成。由此，根据第二实施例，可以控制可能源于刻蚀残余物的半导体器件的可靠性的降低。
[0224]然后，如图36中所图示的，通过刻蚀将从存储器栅极电极MG暴露的绝缘膜IF2去除。然后，通过刻蚀将从存储器栅极电极MG暴露的电荷存储膜ECF去除。然而，同样在与第一实施例类似的第二实施例中，在没有在从存储器栅极电极MG暴露的绝缘膜IFl上执行刻蚀工艺的情况下，使得绝缘膜IFl原样保留。由此，可以获得与第一实施例中相同的效果。
[0225]随后，在如图37中所图示的在半导体衬底IS之上形成氧化硅膜HARPl之后，如在图38中所图示的，通过使用光刻技术及离子注入法，形成低浓度杂质扩散区域EXl (源极区域SR的部分)。
[0226]本文中，在第二实施例中的存储器栅极电极MG的边沿侧中几乎没有刻蚀残余物形成，因此，由刻蚀残余物覆盖的层压绝缘膜(0N0膜)的存在可能性也较低。因此，可以控制存储器栅极电极MG与源极区域SR之间的耐受电压的降低，该耐受电压的降低可能源于由刻蚀残余物覆盖的层压绝缘膜(0N0膜)被前述离子注入所损坏。因此，根据第二实施例中的半导体器件的制造方法，可以提高半导体器件的可靠性。
[0227]随后的步骤并不直接与第二实施例中的特征点相关联，而是与第一实施例中的特征点相同，因此将省略对此的描述。可以以上面描述的方式制造根据第二实施例的半导体器件。
[0228]已在上文中基于本发明的优选实施例，对由本发明人做出的本发明进行了具体的描述，但无需指出，本发明并不应该限于实施例，而是可以在不偏离其主旨的范围内做出各种修改。
[0229]上面的实施例包括下列实施例。
[0230](附加说明I)
[0231]—种半导体器件，包括:半导体衬底；在半导体衬底中形成为彼此间隔开的漏极区域和源极区域；在半导体衬底之上形成的栅极绝缘膜；在栅极绝缘膜之上形成的控制栅极电极；形成为从控制栅极电极的任一侧壁到半导体衬底之上的一部分的范围的层压绝缘膜；在层压绝缘膜之上形成的存储器栅极电极；以及在存储器栅极电极的任一侧壁之上形成的侧壁间隔物，其中层压绝缘膜具有第一绝缘膜、在第一绝缘膜之上形成的电荷存储膜和在电荷存储膜之上形成的第二绝缘膜，并且其中第一绝缘膜延伸以具有从电荷存储膜之下的层到侧壁间隔物之下的层的范围。
[0232](附加说明2)
[0233]根据附加说明I的半导体器件，其中在存储器栅极电极和侧壁间隔物之间以及在侧壁间隔物和第一绝缘膜之间形成保护性绝缘膜。
[0234](附加说明3)
[0235]根据附加说明I的半导体器件，其中第二绝缘膜的一个端表面和电荷存储膜的一个端表面彼此齐平。
[0236](附加说明4)
[0237]根据附加说明I的半导体器件，其中第一绝缘膜和第二绝缘膜具有相同的类型。
[0238](附加说明5)
[0239]根据附加说明4的半导体器件，其中第一绝缘膜是氧化硅膜，并且第二绝缘膜是氧化硅膜。
[0240](附加说明6)
[0241]根据附加说明I的半导体器件，其中存储器栅极电极具有侧壁形状。
【主权项】
1.一种半导体器件，包括: 元件隔离区域，所述元件隔离区域在半导体衬底中形成并沿第一方向延伸； 控制栅极电极，所述控制栅极电极在所述半导体衬底之上形成并沿第二方向延伸，所述第二方向与所述第一方向以直角相交； 存储器栅极电极，所述存储器栅极电极在所述半导体衬底之上形成并沿所述第二方向延伸，以使得与所述控制栅极电极平行；以及 源极区域，所述源极区域在所述半导体衬底中形成并沿所述第二方向延伸，以使得与所述存储器栅极电极平行， 其中所述元件隔离区域包括: 交叉区域，所述交叉区域与所述存储器栅极电极在平面图中交叉；以及端接区域，所述端接区域与所述交叉区域和所述源极区域在平面图中相接触，并且其中在所述交叉区域中，在所述源极区域附近布置的第一边沿侧的在所述第二方向上的第一宽度大于在所述控制栅极电极附近布置的第二边沿侧的在所述第二方向上的第二宽度。2.根据权利要求1所述的半导体器件， 其中在所述端接区域的在所述第二方向上的宽度之中，最长的第三宽度大于所述第一宽度。3.根据权利要求2所述的半导体器件， 其中在所述端接区域和所述源极区域之间的边界线具有圆形形状。4.根据权利要求1所述的半导体器件，进一步包括: 层压绝缘膜，所述层压绝缘膜包括第一部分和第二部分，所述第一部分被夹在所述控制栅极电极和所述存储器栅极电极之间，且所述第二部分被夹在所述存储器栅极电极与所述半导体衬底之间，并且所述层压绝缘膜沿所述第二方向延伸。5.根据权利要求4所述的半导体器件， 其中所述层压绝缘膜的所述第一部分包括: 第一绝缘膜，所述第一绝缘膜与所述控制栅极电极相接触； 第二绝缘膜，所述第二绝缘膜与所述存储器栅极电极相接触；以及 电荷存储膜，所述电荷存储膜被夹在所述第一绝缘膜与所述第二绝缘膜之间，并且 其中所述层压绝缘膜的所述第二部分包括: 所述第一绝缘膜，所述第一绝缘膜在所述半导体衬底之上形成； 所述第二绝缘膜，所述第二绝缘膜在所述存储器栅极电极之下的层中形成；以及 所述电荷存储膜，所述电荷存储膜被夹在所述第一绝缘膜与所述第二绝缘膜之间。6.根据权利要求5所述的半导体器件， 其中所述第一绝缘膜是氧化硅膜， 其中所述第二绝缘膜是氧化硅膜，并且 其中所述电荷存储膜是氮化硅膜。7.根据权利要求1所述的半导体器件， 其中所述存储器栅极电极具有侧壁形状。8.一种半导体器件的制造方法，包括下列步骤: (a)在半导体衬底中形成元件隔离区域，以使得沿第一方向延伸； (b)在所述半导体衬底之上形成控制栅极电极，以使得沿第二方向延伸，所述第二方向与所述第一方向以直角相交； (C)在所述半导体衬底之上形成存储器栅极电极，以使得沿所述第二方向延伸，并与所述控制栅极电极平行；以及 (d)在所述半导体衬底中形成源极区域，以使得沿所述第二方向延伸，并与所述存储器栅极电极平行， 其中通过执行所述步骤(a)到所述步骤(d)，所述元件隔离区域包括: 交叉区域，所述交叉区域与所述存储器栅极电极在平面图中交叉；以及端接区域，所述端接区域与所述交叉区域和所述源极区域在平面图中相接触，并且其中在所述交叉区域中，第一边沿侧的在所述第二方向上的第一宽度大于第二边沿侧的在所述第二方向上的第二宽度，所述第一边沿侧靠近所述源极区域，所述第二边沿侧靠近所述控制栅极电极。9.根据权利要求8所述的半导体器件的制造方法， 其中在所述步骤(a)中，通过利用采用了光学临近效应校正的掩膜来形成所述元件隔离区域。10.根据权利要求8所述的半导体器件的制造方法， 其中在所述步骤(a)到所述步骤(d)已被执行的阶段中，通过在步骤(a)中利用采用了光学临近效应校正的掩膜形成所述元件隔离区域，所述端接区域的在所述第二方向上的宽度之中最大的第三宽度大于所述第一宽度，并且所述端接区域的外部形状为圆形形状。11.根据权利要求8所述的半导体器件的制造方法， 其中在所述步骤(d)中，通过利用离子注入法将导电杂质引入所述半导体衬底中来形成所述源极区域。12.一种半导体器件的制造方法，包括下列步骤: (a)提供半导体衬底； (b)在所述半导体衬底之上形成栅极绝缘膜； (C)在所述栅极绝缘膜之上形成控制栅极电极； (d)在所述半导体衬底之上形成第一绝缘膜，以使得覆盖所述控制栅极电极； (e)在所述第一绝缘膜之上形成电荷存储膜； (f)在所述电荷存储膜之上形成第二绝缘膜； (g)在所述步骤(f)之后，在所述控制栅极电极的侧壁中经由层压绝缘膜形成存储器栅极电极，所述层压绝缘膜包括所述第一绝缘膜、所述电荷存储膜以及所述第二绝缘膜； (h)在所述步骤(g)之后，去除从所述存储器栅极电极暴露的所述第二绝缘膜；以及 (i)在所述步骤(h)之后，去除从所述存储器栅极电极暴露的所述电荷存储膜， 其中在所述步骤(h)之后，不存在在暴露所述第二绝缘膜的端表面的状态下刻蚀所述第一绝缘膜的步骤。13.根据权利要求12所述的半导体器件的制造方法，包括下列步骤: U)在所述步骤(h)之后，形成覆盖所述第二绝缘膜的至少暴露的所述端表面的保护性绝缘膜。14.根据权利要求12所述的半导体器件的制造方法，其中所述第一绝缘膜和所述第二绝缘膜具有相同的类型。15.根据权利要求14所述的半导体器件的制造方法，其中所述第一绝缘膜是氧化硅膜，且所述第二绝缘膜是氧化硅膜。
【专利摘要】本申请涉及半导体器件及其制造方法。公开了一种具有提高的可靠性的半导体器件。在根据一个实施例的半导体器件中，沿X方向延伸的元件隔离区域具有交叉区域，该交叉区域与沿Y方向延伸的存储器栅极电极在平面图中交叉，Y方向与X方向以直角相交。在这种情况下，在交叉区域中，靠近源极区域的一个边沿侧的在Y方向上的宽度大于靠近控制栅极电极的另一边沿侧的在Y方向上的宽度。
【IPC分类】H01L27/115, H01L21/8247
【公开号】CN105226064
【申请号】CN201510368628
【发明人】大形公士, 川嶋祥之, 茶木原启, 林伦弘
【申请人】瑞萨电子株式会社
【公开日】2016年1月6日
【申请日】2015年6月29日
【公告号】US20150380425