暴露的绝缘膜IF2去除之后，执行其中形成覆盖至少绝缘膜IF2的暴露的端表面的保护性绝缘膜的步骤。
[0177]由此，绝缘膜IF2的端表面由保护性绝缘膜覆盖，因此，根据第一实施例，可以阻止在绝缘膜IF2的端表面中的侧面刻蚀。因此，可以控制可能源于对绝缘膜IF2的端表面的侧面刻蚀的、在存储器栅极电极MG和源极区域SR之间的耐受电压的降低，并且因此，根据第一实施例，可以提供具有高可靠性的半导体器件。
[0178]例如，如图12中所图示的，第一实施例中的第二特征点的具体示例包括如下事实:将氧化硅膜HARPl形成为覆盖至少绝缘膜IF2的暴露的端表面的保护性绝缘膜。
[0179]在这种情况下，由于绝缘膜IF2的端表面被覆盖有氧化硅膜HARP1，因此可以阻止在绝缘膜IF2的端表面中的侧面刻蚀。
[0180]如上面所描述的，根据第一实施例的制造方法具有:第一特征点，其中在将绝缘膜IF2的端表面暴露的状态中，从存储器栅极电极MG暴露的绝缘膜IFl没有被刻蚀；第二特征点，其中通过刻蚀将从存储器栅极电极MG暴露的绝缘膜IF2去除之后，形成覆盖至少绝缘膜IF2的暴露的端表面的保护性绝缘膜。制造方法中的第一特征点和第二特征点在作为最终产品的半导体器件的配置中变得显而易见。
[0181]在第一实施例中的半导体器件的制造方法中，在将绝缘膜IF2的端表面暴露的状态中，从存储器栅极电极MG暴露的绝缘膜IFl没有被刻蚀，因此，即使在图16中所图示的形成侧壁间隔物SW的阶段，例如，如图10中所图示的，绝缘膜IFl仍保留在侧壁间隔物SW之下的层中。因此，如图4中所图示的，在第一实施例的半导体器件中，绝缘膜IFl从电荷存储膜ECF之下的层延伸到侧壁间隔物SW之下的层。S卩，作为其中绝缘膜IFl从电荷存储膜ECF之下的层延伸到侧壁间隔物SW之下的层的配置，第一实施例的第一特征点变得显而易见。
[0182]此外，在第一实施例中的半导体器件的制造方法中，例如，如图12中所图示的，通过刻蚀将从存储器栅极电极MG暴露的绝缘膜IF2去除之后，形成覆盖至少绝缘膜IF2的暴露的端表面的氧化硅膜HARPl。因此，在其中形成图16所图示的侧壁间隔物SW的阶段中，在存储器栅极电极MG和侧壁间隔物SW之间以及在侧壁间隔物SW和绝缘膜IFl之间形成氧化硅膜HARPl。即，作为其中在存储器栅极电极MG和侧壁间隔物SW之间以及在侧壁间隔物SW和绝缘膜IFl之间形成氧化硅膜HARPl的配置，第一实施例的第二特征点变得显而易见。
[0183]此外，根据第一实施例，可以通过前述的第一特征点和第二特征点阻止绝缘膜IF2的端表面中的侧面刻蚀。因此，绝缘膜IF2的端表面从未后缩(retreat)，并且作为其中绝缘膜IF2的一个端表面与电荷存储膜ECF的一个端表面彼此对齐的配置，通过第一特征点和第二特征点而实现的阻止在绝缘膜IF2的端表面中的侧面刻蚀的结果变得显而易见。
[0184](第二实施例)
[0185]随后，将描述第二实施例中的技术理念。此后，将首先描述在第二实施例中关注的改进的空间，然后将描述第二实施例中的技术理念。
[0186]〈改进的空间〉
[0187]图2是示意性地示出了第一实施例中的非易失性存储器的平面布局配置的示例的平面图。在图2中，元件隔离区域STI被布置在半导体衬底中，以使得沿X方向延伸，而存储器栅极电极MG被布置在半导体衬底中，以使得沿Y方向延伸。因此，元件隔离区域STI和存储器栅极电极MG彼此交叉，并且元件隔离区域STI的与存储器栅极电极MG交叉的部分的区域被称作交叉区域R1，并且从交叉区域Rl向源极区域SR突出的部分的区域被称作端接区域R2。在这种情况下，端接区域R2与存储器栅极电极MG和源极区域SR在平面图中相接触。
[0188]在半导体领域中，期待半导体芯片的缩小化(微型化)，但从将半导体器件优化以展示其性能的视角，在图2中所图示的平面布局配置中，相邻的元件隔离区域STI之间的空间需要比特定空间大。因此，当将半导体芯片缩小而同时确保相邻的元件隔离区域STI之间的空间时，图2中所图示的端接区域R2有必要变小。
[0189]在设计半导体芯片的布局时，通常将元件隔离区域STI的平面形状设计为矩形；然而，在实际形成元件隔离区域STI时，使用光刻技术(图案化技术)。在这种情况下，其平面形状变得不同于理想的矩形形状。即，如图2中所图示的，元件隔离区域STI的端接区域R2变为锥形化圆形形状。本发明人已经发现:在其中元件隔离区域STI的端接区域R2具有锥形化圆形形状的实际半导体芯片(半导体器件)中，当半导体芯片被微型化时，在存储器栅极电极MG和源极区域SR之间的耐受电压降低。具体地，本发明人已发现，存储器栅极电极MG和源极区域SR之间的耐受电压在图2中所图示的位置Pl处降低，在该位置Pl处，存储器栅极电极MG和元件隔离区域STI彼此交叉。因而，当待将其中元件隔离区域STI的端接区域R2具有锥形化圆形形状的实际半导体器件微型化时，从应该确保存储器栅极电极MG和源极区域SR之间的耐受电压的视角，存在改进的空间。
[0190]此后，将描述改进空间的细节。图23是其中将图2中的位置Pl的近场区域放大的视图。从图23已知，元件隔离区域STI具有交叉区域Rl和端接区域R2，并具有范围从交叉区域Rl到端接区域R2的圆形形状。在图23中的交叉区域Rl中，存储器栅极电极MG的边沿侧(该边侧靠近控制栅极电极)的Y方向上的宽度ES2特别地大于存储器栅极电极MG的边沿侧(该边侧靠近源极区域SR)的Y方向上的宽度ESI。换言之，存储器栅极电极MG的边沿侧(该边侧靠近源极区域SR)的Y方向上的宽度ESl小于存储器栅极电极MG的边沿侧(该边侧靠近控制栅极电极)的Y方向上的宽度ES2。由此，从交叉区域Rl到端接区域R2的圆形形状被锥形化。在本说明书中，该形状被称作“锥形化圆形形状”。即，“锥形化圆形形状”被定义为这样的圆形形状，即，在交叉区域Rl中，存储器栅极电极MG的边沿侧(该边侧靠近源极区域SR)的Y方向上的宽度ESl小于存储器栅极电极MG的边沿侧(该边侧靠近控制栅极电极)的Y方向上的宽度ES2。
[0191]本文中，将关注图23中所图示的位置P1。图24是沿C-C线穿过位置Pl的示意性截面图。如图24中所图示的，在元件隔离区域STI和源极区域SR(有源区域)之间的边界区域中创建阶梯状部分。已知，当将存储器栅极电极MG刻蚀时，在位置Pl处形成刻蚀残余物EL。因此，使得层压绝缘膜(包括了绝缘膜IFl、电荷存储膜ECF以及绝缘膜IF2的ONO膜)保留在刻蚀残余物EL之下的层中。如果在该状态中执行用于形成源极区域SR的离子注入，则离子也将被注入到刻蚀残余物EL中，由此使得在刻蚀残余物EL之下的层中的层压绝缘膜被损坏。因此，由于损坏的层压绝缘膜的介入，存储器栅极电极MG和源极区域SR之间的耐受电压将被降低。即，由于刻蚀残余物EL形成在位置Pl附近，所以引起存储器栅极电极MG和源极区域SR之间的耐受电压的降低。因此，为了控制存储器栅极电极MG和源极区域SR之间的耐受电压的降低，当存储器栅极电极MG被刻蚀时，不应该将刻蚀残余物EL形成在位置Pl附近。
[0192]作为本发明人的深入研究的结果，已经发现，在位置Pl附近形成刻蚀残余物EL的主要起因是端接区域R2的“锥形化圆形形状”。具体地，当端接区域R2具有如图23中所图示的“锥形化圆形形状”时，可以考虑到:在位置Pl处，存储器栅极电极MG与元件隔离区域STI之间的夹角Θ I变小(锐角)，并且因此在位置Pl处多晶硅膜没有完全被刻蚀，由此导致形成刻蚀残余物EL。具体地，可以考虑到，由于包括如下的共同因素多晶硅膜没有完全被刻蚀:在位置Pl附近形成阶梯状部分(第一因素)；并且在阶梯状部分中，存储器栅极电极MG与元件隔离区域STI之间的夹角Θ1小(第二因素)。
[0193]在上面的描述的前提下，在第二实施例中制作了器件，其中几乎没有形成由此会降低存储器栅极电极MG与源极区域SR之间的耐受电压的刻蚀残余物。此后，将对已经在其中制作了器件的第二实施例中的技术理念进行描述。
[0194]<半导体器件的器件结构(第二实施例的特征)>
[0195]图25是示意性地图示了第二实施例中的非易失性存储器的平面布局配置的示例的平面图。在图25中图示的平面布局配置几乎与图2中所图示的第一实施例中的平面布局配置相同，将对不同的特征点进行描述。
[0196]当参考图25以可理解的方式表述时，第二实施例中的特征点是元件隔离区域STI具有“锤头形状”。S卩，第二实施例中的特征点是从元件隔离区域STI的交叉区域Rl到端接区域R2的形状是“宽圆形形状”。
[0197]将参考图26对该点进行描述。图26是其中将图25的部分区域放大的视图。从图26已知，元件隔离区域STI具有交叉区域Rl和端接区域R2并具有从交叉区域Rl到端接区域R2的圆形形状。在图26中的交叉区域Rl中，存储器栅极电极MG的边沿侧(该边沿侧靠近控制栅极电极)的Y方向上的宽度ES2小于存储器栅极电极MG的边沿侧(该边沿侧靠近源极区域SR)的Y方向上的宽度ESI。换言之，存储器栅极电极MG的边沿侧(该边沿侧靠近源极区域SR)的Y方向上的宽度ESl大于存储器栅极电极MG的边沿侧(该边沿侧靠近控制栅极电极)的Y方向上的宽度ES2。由此，从交叉区域Rl到端接区域R2的圆形形状变宽。在本说明书中，该形状被称作“宽圆形形状”。即，“宽圆形形状”被定义为这样的圆形形状，即，在交叉区域Rl中，存储器栅极电极MG的边沿侧(该边沿侧靠近源极区域SR)的Y方向上的宽度ESl大于存储器栅极电极MG的边沿侧(该边沿侧靠近控制栅极电极)的Y方向上的宽度ES2。更为具体地，如图26中所图示的，在端接区域R2的在Y方向上定向的宽度之中，最大的宽度W3大于第二实施例中的“宽圆形形状”的宽度ESI。
[0198]本文中，首先关注同样在第二实施例中的图26中所图示的位置P1。图26中所图示的位置Pl对应于图23中所图示的位置PI。S卩，图26和图23中所图示的位置Pl指示相同的位置。
[0199]然而，在第二实施例中，位置Pl不是存储器栅极电极MG与元件隔离区域STI之间的交叉点。即，由于元件隔离区域STI具有第二实施例中的“宽圆形形状”，因此存储器栅极电极MG与元件隔离区域STI之间的交叉点是位置P3，而不是位置Pl。
[0200]在第一实施例中，由于元件隔离区域STI具有“锥形化圆形形状”，因此位置Pl (存储器栅极电极MG与元件隔离区域STI之间的交叉点)与指示在元件隔离区域STI与源极区域SR之间形成的阶梯状部分的位置的位置P2相匹配。另一方面，在第二实施例中，如图26中所图示的，由于元件隔离区域STI具有“宽圆形形状”，因此位置Pl (存储器栅极电极MG与元件隔离区域STI之间的交叉点)与指示在元件隔离区域STI与源极区域SR之间形成的阶梯状部分的位置的位置P2间隔开。在第二实施例中，存储器栅极电极MG与元件隔离区域STI之间的交叉点是位置P3，而不是P1，且位置P3与指示在元件隔离区域STI与源极区域SR之间形成的阶梯状部分的位置的位置P2相匹配。
[0201]随后，图27是沿C-C线穿过图26中所图示的位置Pl和P2的示意性截面图。在第二实施例中的“宽圆形形状”中，如图27中所图示的，位置Pl被布置在平坦的元件隔离区域STI之上，并与位置P2间隔开，位置P2对应于在元件隔离区域STIl与源极区域SR之间的边界区域中形成的阶梯状部分。因此，在位置Pl处，解决阶梯状部分对存储器栅极电极MG的刻蚀工艺的影响(第一因素)，该影响可能源于位置Pl和P2彼此匹配的事实。因此，在位置Pl处，多晶硅膜被完全刻蚀，由此使得刻蚀残余物的形成被控制。
[0202]此外，即使形成刻蚀残余物，也可以控制由离子注入对形成在刻蚀残余物之下的层压绝缘膜的损坏，因为位置Pl远离被注入离子的区域。
[0203]由于存储器栅极电极MG与源极区域SR之间的距离(位置Pl和位置P2之间的距离)变得更大，因此降低在存储器栅极电极MG与源极区域SR之间流动的泄漏电流的效果简单地变得更强。因此，可以提高存储器栅极电极MG与源极区域SR之间的耐受电压。
[0204]在第二实施例中，通过将元件隔离区域STI的端接区域R2的形状从“锥形化圆形形状”改变到“宽圆形形状”，来解决位置Pl处的第一因素，由此可以有效地控制在存储器栅极电极MG的边沿侧中的刻蚀残余物的形成。
[0205]随后，图28是沿D-D线穿过图26中所图示的位置P3获得的示意性截面图。在第二实施例中的“宽圆形形状”中，如图28中所图示的，存储器栅极电极MG与元件隔离区域STI彼此交叉的位置P3与在元件隔离区域STI与源极区域SR之间的边界区域中形成的阶梯状部分的位置P2相匹配。
[0206]然而，在第二实施例中，如图26中所图示的，元件隔离区域STI具有“宽圆形形状”。由此，如图26中所图示的，在位置P3处，存储器栅极电极MG与元件隔离区域STI之间的夹角Θ 2变大(钝角)，因此在位置P3处，多晶硅被完全刻蚀，由此使得刻蚀残余物EL几乎没有形成。即，在位置P3处存储器栅极电极MG与元件隔离区域STI之间的夹角Θ2变大的事实定性地意味着刻蚀剂可能进入该区域，这意味着多晶硅膜被完全刻蚀。即，即使位置P3与指示阶梯状部分的位置P2相匹配，通过使得元件隔离区域STI的端接区域R2具有“宽圆形形状”，也可以在第二实施例中解决其中存储器栅极电极MG与元件隔离区域STI之间的夹角Θ I较小的第二因素，并且因此可以有效地控制在存储器栅极电极MG的边沿侧中的刻蚀残余物的形成。
[0207]从上面的描述中，根据第二实施例，通过将元件隔离区域STI的端接区域R2的形状从“锥形化圆形形状”改变到“宽圆形形状”，在位置Pl处解决第一因素，并在位置P3处解决第二因素，并且因此可以有效地控制在存储器栅极电极MG的边沿侧中的刻蚀残余物的形成。由此，根据第二实施例，可以控制存储器栅极电极MG与源极区域SR之间的耐受电压的降低，由此使得提高半导体器件的可靠性。
[0208]根据第二实施例，由于将元件隔离区域STI的端接区域R2的形状从“锥形化圆形形状”改变到“宽圆形形状”，因此可以特别地实现半导体器件的微型化及其可靠性的提高这两者，甚至在当由于半导体器件的微型化使得端接区域R2的形状可能大幅影响半导体器件的可靠性时也是如此。
[0209]<半导体器件的制造方法>
[0210]随后，将参考附图对第二实施例中的半导体器件的制造方法进行描述。将首先从平面视角参考图29至图32对第二实施例中的半导体器件的制造方法进行描述。
[0211]如图29中所图示的，通过使用例如包括光刻技术的STI法形成多个元件隔离区域ST