层。
[0102]当第一电极165用作阴极时，第一发光补偿层和第二发光补偿层的以上位置改变。
[0103]当第一电极165用作阳极时，第二电极173可由具有相对低逸出功的金属材料(例如，铝(Al)、铝-钕合金(AlNd)、银(Ag)、镁(Mg)、金(Au)和铝-镁合金(AlMg)中的至少一种)制成，使得第二电极173用作阴极。当第一电极165用作阴极时，第二电极173可由具有相对高逸出功的透明导电材料(例如，ΙΤ0)制成，使得第二电极173用作阳极。
[0104]采用作为封装基板的第二基板以面对具有以上组件的第一基板101。
[0105]可使用由密封剂或玻璃料制成的粘合剂材料将第一基板101和第二基板彼此附接以形成OELD面板，粘合剂材料沿着第一基板101和第二基板的外围部分设置。另外，第一基板101和第二基板之间的空间可用真空或惰性气体填充。
[0106]第二基板可由具有柔性的塑料材料或玻璃材料制成。
[0107]另选地，第二基板可形成为具有粘合剂层的膜型，并且可与第一基板101上的第二电极173接触。
[0108]另选地，在第二电极173上还可形成由有机绝缘材料或无机绝缘材料制成的覆盖层，并且在这种情况下，覆盖层被用于封装层，并且可去除用于封装的第二基板。
[0109]如上所述，第一实施方式的OELD 101使用被构造成与开关TFT STr和驱动TFTDTr中的至少一个交叠的存储电容器StgC。因此，OELD 101不需要额外区域以在各元件区DA之外形成存储电容器StgC。
[0110]因此，各像素区P中的元件区DA的面积可减小，通过利用元件区DA的减小面积用于发光区EA，可提高孔径比。
[0111]另外，由于存储电容器StgC可在整个元件区DA的上方形成，可充分得到存储电容器StgC的电容。
[0112]因此，即使OELD 101具有300PPI或更大的高分辨率，也可防止由于存储电容的减小而导致的显示质量降低。
[0113]另外，由于存储电容器StgC与开关TFT STr和/或驱动TFT DTr交叠，因此存储电容器StgC用作遮蔽第一半导体层113和/或第二半导体层115使其免于照到外部光的组件，因此，可防止由于外部光进入半导体层而造成的漏电流导致TFT故障。
[0114]〈第二实施方式〉
[0115]图5是示出根据本发明的第二实施方式的OELD的像素区的剖视图。
[0116]出于说明的目的，像素区P中形成开关TFT STrjgaTFT DTr和存储电容器StgC的区域被称为元件区DA，像素区P中形成有机发光二极管E的区域被称为发光区EA。另外，元件区DA中形成开关TFT STr和驱动TFT DTr的各个区域被称为开关区和驱动区。
[0117]参照图5，第二实施方式的OELD 201包括:第一基板201，其在上面具有开关TFTSTr、驱动TFT DTr、存储电容器StgC和有机发光二极管E ;第二基板(未示出)，其用于封装。
[0118]第一基板201可以是玻璃基板或柔性基板。在柔性基板的情况下，基板201可由聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚烯经、聚(聚醚砜)(PES)等制成。
[0119]当OELD 201使用柔性基板时，由于OELD 201具有柔性，因此OELD 201可质量轻并耐冲击力高，并且可按各种形式制造。
[0120]在第一基板201上，形成湿气阻挡层202并且湿气阻挡层202可由无机绝缘材料(例如，硅氧化物(S12)和硅氮化物(SiNx)中的至少一种)制成。
[0121]柔性的第一基板201相比于玻璃基板在阻挡湿气和氧气方面性能差，因此需要湿气阻挡层202。
[0122]湿气阻挡层202可具有使用硅氧化物(S12)和硅氮化物(SiNx)中的至少一种的单层或双层结构。另选地，湿气阻挡层202可具有使用无机绝缘材料和有机绝缘材料的多层结构。
[0123]由金属材料制成的第一存储电极203对应于各元件区DA形成在湿气阻挡层202上。
[0124]第一缓冲层204形成在第一存储电极203上并且可由无机绝缘材料(例如，硅氧化物(S12)或硅氮化物(SiNx))制成。优选地(而不限于)，第一缓冲层204具有大约2000
埃至4000埃的厚度。
[0125]第一缓冲层204是构成存储电容器StgC并且用作电介质层的一个组件，电介质层的厚度是确定存储电容器StgC的电容的因素。
[0126]换句话讲，随着第一缓冲层204的厚度变得越大，存储电容器StgC的电容变得越小，相反地，随着第一缓冲层204的厚度变得越小，存储电容器StgC的电容变得越大。
[0127]因此，为了使存储电容器StgC具有大电容，第一缓冲层204更优选地具有大约500埃至大约3000埃的厚度。
[0128]在相关技术0ELD(图1的I)中，栅绝缘层(图1中的16)或层间绝缘层(图1中的23)用作电介质层。然而，栅绝缘层或层间绝缘层在减小其厚度方面有限，因为栅绝缘层或层间绝缘层用作存储电容器(图1的StgCl或StgC2)的电介质层并且也用作OLED的组件(即，绝缘层)。因此，不可以调节栅绝缘层或层间绝缘层的厚度。
[0129]然而，在第二实施方式的OELD 200中，第一缓冲层204是被独立采用以用作存储电容器StgC的电介质层的组件。因此，通过使用介电常数高于硅氧化物(S12)的硅氮化物(SiNx)形成第一缓冲层204，可减小存储电容器StgC的面积。另外，可按需要调节第一缓冲层204的厚度，并且在这种情况下，通过在不造成制造误差的范围内尽可能薄地形成第一缓冲层104，可使存储电容器StgC的电容最大。
[0130]由金属材料制成的第二存储电极206形成在第一缓冲层204上并且与第一存储电极203交叠。相互交叠的第一存储电极203、缓冲层204和第二存储电极206构成存储电容器 StgC。
[0131]在图5中，示出存储电容器StgC形成在基本上整个各元件区DA的开关区和驱动区上。在替代实施方式中，如图6A和图6B中所示，存储电容器StgC可形成为与开关TFTSTr交叠(参照图6A)或者与驱动TFT DTr交叠(参照图6B)。
[0132]第二缓冲层208形成在第二存储电极206上并且形成在整个第一基板201上方，并且可由例如硅氧化物(S12)或硅氮化物(SiNx)的无机绝缘材料制成。
[0133]第二缓冲层208可用于防止第二存储电极206和多晶硅之间电短路，并且还用于防止由于当使非晶硅结晶以形成多晶硅的第一半导体层213和第二半导体层215时来自第一基板201的碱离子的发射而导致第一半导体层213和第二半导体层215的性能降低。
[0134]第一半导体层213和第二半导体层215分别形成在开关区和驱动区中，并且包括在各个中心部分形成并且由本征多晶硅制成的各个第一区213a和215a、以及形成相应两个侧部并且由高度掺杂杂质的多晶硅制成的各个第二区213b和215b。
[0135]即使在附图中未示出，第一半导体层213和第二半导体层215也可包括在第一区213a和215a与第二区213b和215b之间轻度掺杂有杂质的各个第三区。换句话讲，第三区的掺杂浓度小于第二区213b和215b的掺杂浓度。第三区可被称为LDD (轻度掺杂漏)区。
[0136]在附图中，示出第一半导体层213和第二半导体层215具有各个第一区213a和213b以及第二区213b和215b。
[0137]另选地，第一半导体层213和第二半导体层215可均由氧化物半导体材料而非多晶硅制成，氧化物半导体材料可以是IGZ0(铟镓锌氧化物)、ZTO(锌锡氧化物)、Z1(锌铟氧化物)和ZnO(锌氧化物)中的一种。当使用氧化物半导体材料时，可不形成掺杂有杂质的第二区和第三区。
[0138]栅绝缘层216形成在第一半导体层213和215上并且形成在整个第一基板201上方，并且可由无机绝缘材料(例如，硅氧化物(S12)和硅氮化物(SiNx)中的至少一种)形成。
[0139]第一栅极220a和第二栅极220b分别形成在开关区和驱动区中，并且分别对应于第一半导体层213和第二半导体层215，更详细地，分别对应于第一半导体层213和第二半导体层215的第一区213a和第一区213b。
[0140]第一栅极220a和第二栅极220b可形成为，均具有使用低电阻金属材料(例如，铝(Al)、铝合金(例如，AlNd)、铜(Cu)、铜合金、钼(Mo)和钼合金)中的一种的单层结构，或者具有使用上述金属材料中的至少两种的多层结构。
[0141]在附图中，示出第一栅极220a和第二栅极220b均具有单层结构。
[0142]即使在附图中未示出，选通线也由与第一栅极220a和第二栅极220b相同的材料与第一栅极220a和第二栅极220b形成在相同的层上。选通线连接到第一栅极220a并且沿着第一方向延伸。
[0143]层间绝缘层223形成在第一栅极220a、第二栅极220b和选通线上并且形成在整个第一基板201上方，并且可由无机绝缘材料(例如，硅氧化物(S12)和硅氮化物(SiNx))制成。
[0144]层间绝缘层223和栅绝缘层216包括半导体接触孔225，半导体接触孔225将第一半导体层213的第二区213b和第二半导体层215的第二区215b露出。另外，层间绝缘层223、栅绝缘层216和第二缓冲层208包括将第二存储电极206露出的存储接触孔sch。另夕卜，层间绝缘层223包括将第二栅极220b露出的栅接触孔gch。
[0145]在图6A和图6B中示出的替代实施方式中，存储接触孔s ch形成在层间绝缘层223、栅绝缘层216和第二缓冲层208还有第一缓冲层204中，以将第一存储电极203露出。
[0146]当第一半导体层213和第二半导体层215由氧化物半导体材料制成时，半导体接触孔225将第一半导体层213和第二半导体层215中的每个的两侧露出。
[0147]通过对应的半导体接触孔225与第一半导体层213的对应第二区213b接触的第一源极233a和第一漏极236a、以及通过对应的半导体接触孔225与第二半导体层215的对应第二区215b接触的第二源极(未示出)和第二漏极236b形成在层间绝缘层223上。
[0148]当第一