阵列基板及其制作方法
【技术领域】
[0001]本发明是有关于一种基板及其制作方法，特别是有关于一种阵列基板及其制作方法。
【背景技术】
[0002]低温多晶娃(Low temperature poly-silicon ；LTPS)，由于具有高的电子迀移率，可以有效的减小薄膜晶体管(thin-film transistor ；TFT)的器件的面积，从而提升像素的开口率。不仅可以增大显示面板的亮度，同时还可以降低显示面板的整体能耗，使得显示面板的制造成本大幅度降低。
[0003]请参照图1，图1是现有的阵列基板10的剖面示意图。阵列基板10包含基板101、缓冲层102、遮光层103、多晶硅层104、绝缘层105、栅极106、二个内层连接层107A、107B、源极108A、漏极108B、绝缘层109、导电层110、绝缘层111及导电层112。在使用低温多晶硅的现有的阵列基板中，都是采用顶栅极(top gate)结构，通过位在上方的栅极遮挡通道(channel)达到自对准制作轻掺杂漏极(light doped drain ；LDD)的目的，以减小栅极与轻掺杂漏极的交叠。然而，传统制作互补式金属氧化物半导体(Complementary MetalOxide Semiconductor ；CM0S)的方法需要经过11道光掩膜，工艺流程复杂，制作成本较高，广品良率不易提升。
[0004]故，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。
【发明内容】
[0005]有鉴于此，本发明提供一种阵列基板及其制作方法，以解决现有技术所存在的工艺流程复杂，制作成本较高，产品良率不易提升的问题。
[0006]本发明的主要目的在于提供一种封装构造，其能以较少的光掩膜次数制得使用低温多晶硅的阵列基板。
[0007]为达成本发明的前述目的，本发明一实施例提供一种阵列基板的制作方法:包含步骤:提供一透明基板，具有相邻的一第一部分与一第二部分，及相对的一第一表面及一第二表面；形成一缓冲层在所述透明基板的第一表面上，其中所述缓冲层位在所述第一部分及所述第二部分上；形成一第一栅极图案及一第二栅极图案在所述缓冲层上，其中所述第一栅极图案及所述第二栅极图案分别位在所述第一部分及所述第二部分上；提供一透明绝缘层覆盖所述第一栅极图案、所述第二栅极图案及所述缓冲层；形成一第一多晶硅图案及一第二多晶硅图案在所述透明绝缘层上，其中所述第一多晶硅图案具有一第一区域及邻近所述第一区域的一第二区域，所述第二多晶硅图案具有一第三区域及邻近所述第三区域的一第四区域；提供一光阻层覆盖所述第一多晶硅图案、所述第二多晶硅图案及所述透明绝缘层；以所述第一栅极图案及第二栅极图案作为一遮光层，从所述透明基板的第二表面朝第一表面的方向提供一曝光光源，以使所述光阻层在所述第一多晶硅图案的第一区域上形成一第一光阻图案，及在所述第二多晶硅图案的第三区域上形成一第二光阻图案；及从所述透明基板的第一表面朝第二表面的方向对所述第一多晶硅图案及所述第二多晶硅图案进行一第一掺杂步骤，以使所述第二区域形成一第一轻掺杂多晶硅区域，及所述第四区域形成一第二轻掺杂多晶硅区域。
[0008]在本发明的一实施例中，所述第一掺杂步骤是以离子植入方式植入多个N型杂质在所述第二区域及所述第四区域中。
[0009]在本发明的一实施例中，在进行所述第一掺杂步骤后，更包含:进行一第二掺杂步骤，以在所述第一轻掺杂多晶硅区域的一外围部分中形成一N型重掺杂多晶硅区域，其中所述第一轻掺杂多晶硅区域介于所述N型重掺杂多晶硅区域及所述第一区域之间。
[0010]在本发明的一实施例中，在进行所述第二掺杂步骤后，更包含:进行一第三掺杂步骤，以离子植入方式植入多个P型杂质在所述第四区域中，以使所述第四区域形成一P型重掺杂多晶硅区域。
[0011 ] 在本发明的一实施例中，在进行所述第三掺杂步骤后，更包含:在所述N型重掺杂多晶硅区域上形成一第一源极与一第一漏极；及在所述P型重掺杂多晶硅区域上形成一第二源极与一第二漏极。
[0012]在本发明的一实施例中，在进行所述在所述N型重掺杂多晶硅区域及所述P型重掺杂多晶硅区域上分别形成一第一源/漏极区及一第二源/漏极区之后，更包含:提供一第一绝缘层覆盖所述第一源极、所述第一轻掺杂多晶硅区域、所述第一区域、所述透明绝缘层、所述第二源极、所述第三区域及所述第二漏极上，以暴露出所述第一漏极。
[0013]在本发明的一实施例中，更包含:形成一第一透明导电层在所述第一绝缘层上
[0014]在本发明的一实施例中，更包含:提供一第二绝缘层覆盖所述第一透明导电层、所述第一绝缘层，以暴露出所述第一漏极。
[0015]在本发明的一实施例中，更包含:提供一第二透明导电层，图案化形成于所述第一漏极及所述第二绝缘层上。
[0016]为达成本发明的前述目的，本发明一实施例提供一种阵列基板，包含一透明基板、一缓冲层、一第一栅极图案、一第二栅极图案、一透明绝缘层、一第一多晶硅图案及一第二多晶硅图案。所述透明基板，具有相邻的一第一部分与一第二部分，及相对的一第一表面及一第二表面。所述缓冲层，形成在所述透明基板的第一表面上，其中所述缓冲层位在所述第一部分及所述第二部分上。所述第一栅极图案及所述第二栅极图案，形成在所述缓冲层上，其中所述第一栅极图案及所述第二栅极图案分别位在所述第一部分及所述第二部分上。所述透明绝缘层，覆盖所述第一栅极图案、所述第二栅极图案及所述缓冲层。所述第一多晶硅图案及所述第二多晶硅图案，形成在所述透明绝缘层上，其中所述第一多晶硅图案具有一第一区域及邻近所述第一区域的一第二区域，所述第二多晶硅图案具有一第三区域及邻近所述第三区域的一第四区域；其中所述第二区域为一第一轻掺杂多晶硅区域，及所述第四区域为一第二轻掺杂多晶硅区域；所述第一区域与所述第一栅极图案具有相同的一第一图案化形状；及所述第三区域与所述第二栅极图案具有相同的一第二图案化形状。
【附图说明】
[0017]图1是现有的阵列基板的剖面示意图。
[0018]图2A至2J是本发明一实施例的阵列基板的各个制作流程的剖面示意图。
[0019]图3是本发明实施例的一种阵列基板的制作方法的流程图。
【具体实施方式】
[0020]以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
[0021]请参照图2A至2J，本发明一实施例的阵列基板20的各个制作流程的剖面示意图。首先请参照图2A，提供一透明基板21，具有相邻的一第一部分21A与一第二部分21B，及相对的一第一表面21C及一第二表面21D。所述透明基板21可以是一玻璃基板。之后，形成一缓冲层22在所述透明基板21的第一表面21C上，其中所述缓冲层22位在所述第一部分21A及所述第二部分21B上。例如，沉积所述缓冲层22于所述透明基板21的第一表面21C上。所述缓冲层22主要是防止所述透明基板21中的离子扩散到后续形成的第一多晶硅图案及第二多晶硅图案(绘示于图2C)中。
[0022]请继续参照图2A，然后