。
[0034]请参照图3，图3是本发明实施例的一种阵列基板的制作方法的流程图。本发明提出一种阵列基板的制作方法40，包含:提供一透明基板，具有相邻的一第一部分与一第二部分，及相对的一第一表面及一第二表面(步骤41);形成一缓冲层在所述透明基板的第一表面上，其中所述缓冲层位在所述第一部分及所述第二部分上(步骤42);形成一第一栅极图案及一第二栅极图案在所述缓冲层上，其中所述第一栅极图案及所述第二栅极图案分别位在所述第一部分及所述第二部分上(步骤43);提供一透明绝缘层覆盖所述第一栅极图案、所述第二栅极图案及所述缓冲层(步骤44);形成一第一多晶硅图案及一第二多晶硅图案在所述透明绝缘层上，其中所述第一多晶硅图案具有一第一区域及邻近所述第一区域的一第二区域，所述第二多晶硅图案具有一第三区域及邻近所述第三区域的一第四区域(步骤45);提供一光阻层覆盖所述第一多晶硅图案、所述第二多晶硅图案及所述透明绝缘层(步骤46);以所述第一栅极图案及第二栅极图案作为一遮光层，从所述透明基板的第二表面朝第一表面的方向提供一曝光光源，以使所述光阻层在所述第一多晶硅图案的第一区域上形成一第一光阻图案，及在所述第二多晶硅图案的第三区域上形成一第二光阻图案(步骤47);及从所述透明基板的第一表面朝第二表面的方向对所述第一多晶硅图案及所述第二多晶硅图案进行一第一掺杂步骤，以使所述第二区域形成一第一轻掺杂多晶硅区域，及所述第四区域形成一第二轻掺杂多晶硅区域(步骤48)。
[0035]要提到的是，本发明实施例的阵列基板，可通过上述详细的制造方法制得。从上述可知，本发明实施例的阵列基板只要经过9道光掩膜就可制得，故可简化工艺流程，也连带的降低制作成本。另外，不需额外使用遮光层，通过底栅极就可以有效遮挡背光，抑制光电流产生。再者，各个源/漏极直接接触重掺杂区域而无需经过内层介电层(interlayerdielectric ；ILD)的过孔，可以有效降低接触电阻，提尚广品良率。
[0036]本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
【主权项】
1.一种阵列基板的制作方法，其特征在于:所述方法包含步骤: 提供一透明基板，具有相邻的一第一部分与一第二部分，及相对的一第一表面及一第二表面； 形成一缓冲层在所述透明基板的第一表面上，其中所述缓冲层位在所述第一部分及所述第二部分上； 形成一第一栅极图案及一第二栅极图案在所述缓冲层上，其中所述第一栅极图案及所述第二栅极图案分别位在所述第一部分及所述第二部分上； 提供一透明绝缘层覆盖所述第一栅极图案、所述第二栅极图案及所述缓冲层； 形成一第一多晶硅图案及一第二多晶硅图案在所述透明绝缘层上，其中所述第一多晶硅图案具有一第一区域及邻近所述第一区域的一第二区域，所述第二多晶硅图案具有一第三区域及邻近所述第三区域的一第四区域； 提供一光阻层覆盖所述第一多晶硅图案、所述第二多晶硅图案及所述透明绝缘层； 以所述第一栅极图案及第二栅极图案作为一遮光层，从所述透明基板的第二表面朝第一表面的方向提供一曝光光源，以使所述光阻层在所述第一多晶硅图案的第一区域上形成一第一光阻图案，及在所述第二多晶硅图案的第三区域上形成一第二光阻图案；及 从所述透明基板的第一表面朝第二表面的方向对所述第一多晶硅图案及所述第二多晶硅图案进行一第一掺杂步骤，以使所述第二区域形成一第一轻掺杂多晶硅区域，及所述第四区域形成一第二轻掺杂多晶硅区域。2.如权利要求1所述的阵列基板的制作方法，其特征在于:所述第一掺杂步骤是以离子植入方式植入多个N型杂质在所述第二区域及所述第四区域中。3.如权利要求1所述的阵列基板的制作方法，其特征在于:在进行所述第一掺杂步骤后，更包含:进行一第二掺杂步骤，以在所述第一轻掺杂多晶硅区域的一外围部分中形成一N型重掺杂多晶硅区域，其中所述第一轻掺杂多晶硅区域介于所述N型重掺杂多晶硅区域及所述第一区域之间。4.如权利要求3所述的阵列基板的制作方法，其特征在于:在进行所述第二掺杂步骤后，更包含:进行一第三掺杂步骤，以离子植入方式植入多个P型杂质在所述第四区域中，以使所述第四区域形成一P型重掺杂多晶硅区域。5.如权利要求4所述的阵列基板的制作方法，其特征在于:在进行所述第三掺杂步骤后，更包含:在所述N型重掺杂多晶硅区域上形成一第一源极与一第一漏极；及在所述P型重掺杂多晶硅区域上形成一第二源极与一第二漏极。6.如权利要求5所述的阵列基板的制作方法，其特征在于:在进行所述在所述N型重掺杂多晶硅区域及所述P型重掺杂多晶硅区域上分别形成一第一源/漏极区及一第二源/漏极区之后，更包含:提供一第一绝缘层覆盖所述第一源极、所述第一轻掺杂多晶硅区域、所述第一区域、所述透明绝缘层、所述第二源极、所述第三区域及所述第二漏极上，以暴露出所述第一漏极。7.如权利要求6所述的阵列基板的制作方法，其特征在于:更包含:形成一第一透明导电层在所述第一绝缘层上。8.如权利要求7所述的阵列基板的制作方法，其特征在于:更包含:提供一第二绝缘层覆盖所述第一透明导电层、所述第一绝缘层，以暴露出所述第一漏极。9.如权利要求8所述的阵列基板的制作方法，其特征在于:更包含:提供一第二透明导电层，图案化形成于所述第一漏极及所述第二绝缘层上。10.一种阵列基板，其特征在于:所述阵列基板包含: 一透明基板，具有相邻的一第一部分与一第二部分，及相对的一第一表面及一第二表面； 一缓冲层，形成在所述透明基板的第一表面上，其中所述缓冲层位在所述第一部分及所述第二部分上； 一第一栅极图案及一第二栅极图案，形成在所述缓冲层上，其中所述第一栅极图案及所述第二栅极图案分别位在所述第一部分及所述第二部分上；一透明绝缘层，覆盖所述第一栅极图案、所述第二栅极图案及所述缓冲层；及 一第一多晶硅图案及一第二多晶硅图案，形成在所述透明绝缘层上，其中所述第一多晶硅图案具有一第一区域及邻近所述第一区域的一第二区域，所述第二多晶硅图案具有一第三区域及邻近所述第三区域的一第四区域；其中所述第二区域为一第一轻掺杂多晶硅区域，及所述第四区域为一第二轻掺杂多晶硅区域；所述第一区域与所述第一栅极图案具有相同的一第一图案化形状；及所述第三区域与所述第二栅极图案具有相同的一第二图案化形状。
【专利摘要】本发明公开一种阵列基板及其制作方法。阵列基板包含透明基板、缓冲层、第一/二栅极图案、透明绝缘层、第一/二多晶硅图案。缓冲层形成在透明基板的第一表面上且位在第一/二部分上。第一/二栅极图案形成在缓冲层上且分别位在第一/二部分上。透明绝缘层覆盖第一/第二栅极图案及缓冲层。第一/二多晶硅图案形成在透明绝缘层上，且具有相邻的第一/二区域及相邻的第三/四区域，其中第二区域为一第一轻掺杂多晶硅区域，及第四区域为第二轻掺杂多晶硅区域；第一区域与第一栅极图案具有相同的第一图案化形状；及第三区域与第二栅极图案具有相同的第二图案化形状。本发明阵列基板的工艺流程简单、低制作成本且具有高产品良率。
【IPC分类】H01L27/12, H01L29/423, H01L21/77
【公开号】CN105355590
【申请号】CN201510658689
【发明人】刘元甫
【申请人】武汉华星光电技术有限公司
【公开日】2016年2月24日
【申请日】2015年10月12日