，形成一第一栅极图案23A及一第二栅极图案23B在所述缓冲层22上，其中所述第一栅极图案23A及所述第二栅极图案23B分别位在所述第一部分21A及所述第二部分21B上。在一实施例中，可先沉积材料为钼、铝、铜、钨、钛或其合金的一导电层(未绘示)在所述缓冲层22上，然后通过微影蚀刻的技术将所述导电层形成所述第一栅极图案23A及所述第二栅极图案23B。换言之，此处需使用第一道光掩膜工艺来形成所述第一栅极图案23A及所述第二栅极图案23B。
[0023]请参照图2B，提供一透明绝缘层24覆盖所述第一栅极图案23A、所述第二栅极图案23B及所述缓冲层22，以使所述第一栅极图案23A与所述第二栅极图案23B和其他构件电性隔离。在一实施例中，以沉积方式形成所述透明绝缘层24以覆盖所述第一栅极图案23A、所述第二栅极图案23B及所述缓冲层22。
[0024]接着，形成一第一多晶硅图案25A及一第二多晶硅图案25B在所述透明绝缘层24上，其中所述第一多晶硅图案25A具有一第一区域251A及邻近(环绕)所述第一区域251A的一第二区域251B，所述第二多晶硅图案25B具有一第三区域251C及邻近(环绕)所述第三区域251C的一第四区域251D。在一实施例中，可先沉积一非晶硅层(未绘示)在所述透明绝缘层24上，通过低温激光结晶的方式使所述非晶硅层升温形成一多晶硅层，之后再通过微影蚀刻的技术将所述多晶硅层形成所述第一多晶硅图案25A及所述第二多晶硅图案25B。换言之，此处需使用第二道光掩膜工艺来形成所述第一多晶硅图案25A及所述第二多晶硅图案25B。
[0025]请继续参照图2C，提供一光阻层(未绘示)覆盖所述第一多晶硅图案25A、所述第二多晶硅图案25B及所述透明绝缘层24。之后，以所述第一栅极图案25A及所述第二栅极图案25B作为一遮光层，从所述透明基板21的第二表面21D朝第一表面21C的方向提供一曝光光源26，以使所述光阻层在所述第一多晶硅图案25A的第一区域251A上形成一第一光阻图案27A，及在所述第二多晶硅图案25B的第三区域251C上形成一第二光阻图案27B。换言之，本发明实施例的所述阵列基板20是通过底栅极(bottom gate)的方式，将位在下方的所述第一栅极图案25A及第二栅极图案25B做为遮光层，故不需经过光掩膜工艺就可以形成所述第一光阻图案27A及所述第二光阻图案27B。在一实施例中，在俯视或仰视所述透明基板21的方向上，所述第一区域251A与所述第一栅极图案25A因此具有相同的一第一图案化形状；所述第三区域251C与所述第二栅极图案也具有相同的一第二图案化形状。
[0026]请继续参照图2C，接着，从所述透明基板21的第一表面21C朝第二表面21D的方向对所述第一多晶硅图案25A及所述第二多晶硅图案25B进行一第一掺杂步骤255，以使所述第二区域251B形成一第一轻掺杂多晶硅区域252A，及所述第四区域251D形成一第二轻掺杂多晶硅区域252B，以制得本发明实施例的阵列基板。其中，所述第一轻掺杂多晶硅区域252A及所述第二轻掺杂多晶硅区域252B主要是用来当作轻掺杂漏极的区域，以减轻热电子效应。在一实施例中，所述第一掺杂步骤是以离子植入方式植入多个N型杂质在所述第二区域251B及所述第四区域251D中。。
[0027]在另一实施例中，请继续参照图2D所示，先移除所述第一光阻图案27A及所述第二光阻图案27B，然后进行一第二掺杂步骤275，以在所述第一轻掺杂多晶硅区域252A的一外围部分中形成一N型重掺杂多晶硅区域253A，其中所述第一轻掺杂多晶硅区域252A介于所述N型重掺杂多晶硅区域253A及所述第一区域251A之间。在一实施例中，可通过微影蚀刻的技术，以图案化后的光阻层28遮挡无需接受掺杂的区域，待进行所述第二掺杂步骤之后，再将光阻层28移除。所述N型重掺杂多晶硅区域253A主要是用来使后续形成第一源极及第一漏极(绘示于图2F)与第一多晶硅图案25A的第一区域251A产生欧姆接触的效果。换言之，此处需使用第三道光掩膜工艺来形成所述N型重掺杂多晶硅区域253A。
[0028]在又一实施例中，请继续参照图2E所示，先移除所述光阻层28，然后进行一第三掺杂步骤，以离子植入方式植入多个P型杂质在所述第四区域251D中，以使所述第四区域251D形成一 P型重掺杂多晶硅区域253B。在一实施例中，可通过微影蚀刻的技术，以图案化后的光阻层29遮挡无需接受掺杂的区域，待进行所述第三掺杂步骤之后，再将光阻层29移除。所述P型重掺杂多晶硅区域253B主要是用来使后续形成第二源极及第二漏极(绘示于图2F)与第二多晶硅图案25B的第三区域251C产生欧姆接触的效果。换言之，此处需使用第四道光掩膜工艺来形成所述P型重掺杂多晶硅区域253B。
[0029]在又一实施例中，请继续参照图2F所示，先移除所述光阻层29，然后在所述N型重掺杂多晶硅区域253A上形成一第一源极30A与一第一漏极30B ;及在所述P型重掺杂多晶娃区域253B上形成一第二源极30C与一第二漏极30D。在一实施例中，可先沉积一金属层(未绘示)于所述透明导电层24、所述N型重掺杂多晶硅区域253A、所述第一区域251A、所述第一轻掺杂多晶硅区域252A及所述P型重掺杂多晶硅区域253B上，然后再通过微影蚀刻的技术将所述金属层图案化以形成所述第一源极30A、所述第一漏极30B、所述第二源极30C及所述第二漏极30D。换言之，此处需使用第五道光掩膜工艺来形成第一源极30A、所述第一漏极30B、所述第二源极30C及所述第二漏极30D。
[0030]在又一实施例中，请继续参照图2G所示，提供一第一绝缘层31覆盖所述第一源极30A、所述第一轻掺杂多晶硅区域252A、所述第一区域251A、所述透明绝缘层24、所述第二源极30C、所述第三区域251C及所述第二漏极30D上，以暴露出所述第一漏极30B。所述第一绝缘层31主要是用来使所述第一漏极30B与其他元件电性隔离。在一实施例中，所述第一绝缘层31可以是双层结构，例如先沉积材质为氮化硅(SiNx)、氧化硅(Si02)或其组合的一无机绝缘层31A，然后沉积一透明绝缘层31B，之后再通过微影蚀刻的技术，形成所述第一绝缘层31。换言之，此处需使用第六道光掩膜工艺来形成所述第一绝缘层31。
[0031 ] 在又一实施例中，请继续参照图2H所示，形成一第一透明导电层32在所述第一绝缘层31上。在一实施例中，先沉积一层完整的透明导电层(未绘示)，之后再通过微影蚀刻的技术形成具有公用电极形状的穿孔32A的所述第一透明导电层32。换言之，此处需使用第七道光掩膜工艺来形成所述第一透明导电层32。
[0032]在又一实施例中，请继续参照图21所示，提供一第二绝缘层33覆盖所述第一透明导电层32、所述第一绝缘层31，以暴露出所述第一漏极30B，可用于换线的用途。在一实施例中，先沉积一层完整的绝缘层(未绘示)，之后再通过微影蚀刻的技术形成所述第二绝缘层33，以使第一透明导电层32与其他电子元件电性隔离。换言之，此处需使用第八道光掩膜工艺来形成所述第二绝缘层33。
[0033]在又一实施例中，请继续参照图2J所示，提供一第二透明导电层34，图案化形成于所述第一漏极30B及所述第二绝缘层33上。在一实施例中，先沉积一层完整的透明导电层(未绘示)，之后再通过微影蚀刻的技术形成所述第二透明导电层34，以形成具有图案的所述第二透明导电层34，作为像素电极的功能