tom/cm2,注入能量都小于lOOOKev。
[0104]之所以这样注入，对于晶体管区B后续形成的鳍式场效应晶体管来说，是因为半导体衬底之间的隔离效果比较好，能够更好的阻断底部干扰。相对于后续的LDD离子注入量、halo离子注入量、源漏离子注入量，第一阱区和第二阱区的注入量较小，在二极管区A中的一个第一鳍部203上对应的形成了一个雪崩二极管。如果二极管区A中不只具有一个第一鳍部203，则雪崩二极管的个数也不止一个。
[0105]接着，参考图8和图9，在所述二极管区A的半导体衬底上形成至少一个第一栅极结构204，所述第一栅极结构204横跨至少一个所述第一鳍部203，并覆盖所述第一鳍部203的侧壁与顶部。
[0106]在所述晶体管区B的半导体衬底上形成至少一个第二栅极结构304，所述第二栅极结构304横跨至少一个所述第二鳍部303，并覆盖所述第二鳍部303的侧壁与顶部。
[0107]第一栅极结构204包括第一栅介质层和位于第一栅介质层上的第一栅极层。第一栅极结构204的具体形成方法如下:
[0108]在二极管区A的绝缘层202、第一鳍部203上形成第一栅介质材料层，然后在第一栅介质材料层上形成第一栅极材料层。第一栅介质材料层的材料为氧化硅，第一栅极材料层为多晶硅。接着，在第一栅极材料层上形成图案化的掩膜层，以所述图案化的掩膜层为掩膜对第一栅介质材料层、第一栅极材料层进行刻蚀，形成第一栅极结构204。第一栅极结构204横跨至少一个所述第一鳍部203，并覆盖所述第一鳍部203的侧壁与顶部。
[0109]第二栅极结构304包括第二栅介质层和位于第二栅介质层上的第二栅极层。第二栅极结构304的具体形成方法如下:
[0110]在晶体管区的绝缘层302、第二鳍部303上形成第二栅介质材料层，然后在第二栅介质材料层上形成第二栅极材料层。第二栅介质材料层的材料为氧化硅，第二栅极材料层为多晶硅。接着，在第二栅极材料层上形成图案化的掩膜层，以所述图案化的掩膜层为掩膜对第二栅介质材料层、第二栅极材料层进行刻蚀，形成第二栅极结构304。第二栅极结构304横跨至少一个所述第二鳍部303，并覆盖所述第二鳍部303的侧壁与顶部。
[0111]本实施例中第一栅极结构204和第二栅极结构304是在同一步骤中形成的。其他实施例中，可以先形成第一栅极结构204，接着再形成第二栅极结构304。也可以先形成第二栅极结构304，接着再形成第一栅极结构204。
[0112]本实施例中，第一栅极结构204的长度为1nm?200nm，第一栅极结构204的长度也为第一栅极结构的特征尺寸。第一栅极结构204的宽度为0.1 μ m?5 μ m。两个相邻的第一栅极结构之间的距离大于40nm。第一栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10%?60%。
[0113]本实施例中，第二栅极结构304的尺寸和分布与第一栅极结构204的尺寸和分布相同。其他实施例中，第二栅极结构304的尺寸和分布也可以与第一栅极结构204的尺寸和分布不同，第二栅极结构304的尺寸和分布可以根据后续形成的半导体结构的具体类型进行确定。
[0114]接着，参考图10，以第一栅极结构204为掩膜，对第一栅极结构204两侧的第一鳍部203进行第一 halo离子注入形成第一 halo离子注入区205、进行第一 LDD离子注入形成第一 LDD尚子注入区206。
[0115]以第二栅极结构304为掩膜，对第二栅极结构304两侧的第二鳍部303进行第二halo离子注入形成第二 halo离子注入区305、进行第二 LDD离子注入形成第二 LDD离子注入区306。
[0116]本实施例中，第二 halo离子注入的作用为:防止源漏耗尽层的穿通(punchthough)和短沟道效应(short channel effect)。晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二 halo离子注入区305的注入离子为P型离子，例如硼离子、铟离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第二 halo离子注入区305的注入离子为N型离子，例如磷离子、砷离子。
[0117]第二 LDD离子注入区可以降低电场，并可以显著改进热电子效应。晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二 LDD离子注入区306的注入离子为N型离子，例如磷离子、砷离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第二 LDD离子注入区306的注入离子为P型离子，例如硼离子、铟离子。
[0118]本实施例中，第一 halo离子注入区205在第一 LDD离子注入区206的一侧，第二halo离子注入区305在第二 LDD离子注入区306的一侧。其他实施例中，第一 halo离子注入区205也可以包围第一 LDD离子注入区206，第二 halo离子注入区305也可以包围第二LDD尚子注入区306。
[0119]本实施例中，是先进行第一 LDD离子注入和第二 LDD离子注入，然后再进行第一halo离子注入和第二 halo离子注入的。其他实施例中，也可以先进行第一 halo离子注入和第二 halo离子注入，然后再进行第一 LDD离子注入和第二 LDD离子注入。
[0120]其中，本实施例中，第一 LDD离子注入和第二 LDD离子注入在同一个步骤中进行，其他实施例中，第一 LDD离子注入和第二 LDD离子注入也可以不在同一个步骤中进行。第一 halo离子注入和第二 halo离子注入在同一个步骤中进行,其他实施例中，第一 halo离子注入和第二 halo离子注入也可以不在同一个步骤中进行。
[0121]接着，参考图11，在第一栅极结构204的周围形成第一侧墙207，以第一侧墙207为掩膜，对第一侧墙207两侧的第一鳍部203进行第一源漏离子注入形成第一源漏离子注入区208。
[0122]在第二栅极结构304的周围形成第二侧墙307，以第二侧墙307为掩膜，对第二侧墙307两侧的第二鳍部303进行第二源漏离子注入，形成晶体管的源极308和晶体管的漏极309。本实施例中，晶体管的漏极309为共用漏极。其他实施例中，晶体管的漏极也可以不为共用漏极，也属于本发明的保护范围。
[0123]晶体管区B中的晶体管为N型鳍式场效应晶体管时，第一源漏离子注入区208的注入离子为N型离子，例如磷离子、砷离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第一源漏离子注入区208的注入离子为P型离子，例如硼离子、铟离子。第一源漏离子注入明显比第一 halo离子注入、第一 LDD离子注入的注入剂量大。
[0124]晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二源漏离子注入的离子为N型离子，例如磷离子、砷离子。晶体管区B中的晶体管为P型鳍式场效应晶体管时，第二源漏离子注入的离子为P型离子，例如硼离子、铟离子。第二源漏离子注入也明显比第二halo离子注入、第二 LDD离子注入的注入剂量大。
[0125]需要说明的是，晶体管的源/漏结电容CjO直接影响了后续形成的半导体结构的工作速度和功耗，减小源/漏结电容可以提高工作速度并且降低功耗。进一步，随着源/漏结电容的减小，结漏电流也随之减小，进而使得功耗进一步地降低。
[0126]以晶体管区B中的晶体管为P型鳍式场效应晶体管为例，参考图12和图13，其是用Synopsys公司的SProcess和SDevice软件仿真得到的PMOS晶体管的源/漏结电容CjO与halo离子注入的离子、注入能量和注入剂量变化的趋势，halo离子注入的角度为30度。
[0127]图12中，实线Lll和L12表不注入的尚子为磷尚子,注入剂量分别为2.5E13/cm2和5E13/cm2 ;图13中，虚线L21和L22表示注入的离子为砷离子，注入剂量分别为2.5E13/cm2 和 5E13/cm2。
[0128]如果注入的离子为磷离子，从图12可以看到，随着注入剂量的增大，结电容CjO减小；在注入剂量为2.5E13/cm2时，随着注入能量的增大，结电容CjO减小；在注入剂量为5E13/cm2时，随着注入能量的增大，结电容CjO先减小，然后增大。
[0129]而如果注入的离子为砷离子，如图13所示，在注入能量和剂量在一定范围内时，随着注入能量和剂量的增大，结电容CjO的基本不变或者变化较小，也就是说，注入能量和剂量对结电容CjO的影响不大。
[0130]因此，选择halo离子注入的离子以及适当地选取注入的能量和剂量范围，可以优化晶体管产生的源/漏结电容CjO，即将结电容CjO控制在预定要求的范围内，并且，在此能量和剂量范围内，结电容CjO基本上是随着能量和剂量的增大而减小的。
[0131]适当地控制halo离子注入的条件，还可以产生杂质补偿效应(DCE，DopingCompensat1n Effect)。下面结合【附图说明】DCE,图14和图15是用Synopsys公司的SProcess软件仿真得到的，其中，图14是halo离子注入的离子为磷离子时所得到的杂质浓度的变化趋势图；图15是halo离子注入的离子为砷离子时所得到的杂质浓度的变化趋势图。
[0132]图14和图15中，线L41和线L51是受主杂质浓度(AD，Acceptor DopingConcentrat1n)，线 L42、L43、L44、L45 和 L52、L53、L54、L55 是不同能量和剂量下得到的施主杂质浓度(Donor Doping Concentrat1n);净掺杂浓度(ND, Net DopingConcentrat1n)与受主杂质浓度和施主杂质浓度的关系是ND = DD - AD | 0对于PMOS晶体管，受主杂质是P型离子(源漏离子)注入形成的，施主杂质是N型离子(halo离子注入)注入形成的。
[0133]影响结电容的是PN结两边(即P区和N区)的净掺杂浓度，如果两边的净掺杂浓度都高则结电容大，如果两边的净掺杂浓度都低则结电容小。对于PMOS晶体管，一般只关注施主杂质浓度在PN结的大小，因为P区的P型离子注入形成的受主杂质浓度远高于N型离子注入形成的施主杂质浓度，所以要降低结电容就只能降低N区的净掺杂浓度(即施主杂质浓度)，一般来说，降低N区的施主杂质浓度也会降低P区的施主杂质浓度，由此P区的净掺杂浓度会增加，但由于P区的净掺杂浓度增加得不多，而N区的净掺杂浓度降低得多，因此净掺杂浓度总体上会降低，进而结电容就会降低。但是，在特定的注入条件下，如果增加P区的施主杂质浓度，同时控制N区的施主杂质浓度不增加或不增加太多，那么净掺杂浓度总体上会降低，进而结电容就会降低，这就是所谓的DCE。所述特定的注入条件是指注入特定的离子，并且注入的能量、剂量在特定的范围内。图14所示净掺杂浓度的曲线反映了DCE，图中，各曲线的拐点(即PN结)的左边为P区，右边