为N区，可以看到P区的净掺杂浓度随能量和剂量的增加而降低，N区的净掺杂浓度随能量和剂量的增加而基本不变，因此净掺杂浓度总体上随能量和剂量的增加会降低。而在图15中，P区的净掺杂浓度随能量和剂量的增加而几乎没有变化，N区的净掺杂浓度随能量和剂量的增加也几乎没有变化，因此净掺杂浓度总体上随能量和剂量的增加也几乎不受影响。
[0134]应用上述的DCE，本实施例中的控制源/漏结电容的第二 halo离子注入、第二 LDD离子注入、第二源漏离子注入的注入方法包括:
[0135]第二 halo离子注入的角度范围为20至30度。
[0136]选择第二 halo离子注入的离子以及选取第二 halo离子注入的能量和剂量范围可以根据下述关系来确定:在所述第二 halo离子的离子确定的情况下，所述源/漏结电容随注入的能量和剂量的增大而减小。本实施例中，所述第二 halo离子注入的注入离子为磷离子，磷离子注入的能量范围为20至26KeV，例如，注入的能量可以为20KeV、22KeV、24KeV、26KeV等；磷离子注入的剂量范围为2.5E13至5E13/cm2，例如，注入的剂量可以为2.5E13/cm2、3E13/cm2、3.5E13/cm2、4E13/cm2、4.5E13/cm2>5E13/cm2 等。
[0137]本实施例中，第二 LDD离子注入的注入剂量为E13/cm2?E15/cm2。
[0138]本实施例中，第二源漏离子注入的注入离子为P型离子。例如，为硼离子，硼离子注入的能量为5KeV ;硼离子注入的剂量范围为6E13至7E13/cm2，例如，注入的剂量可以为6E13/cm2、6.2E13/cm2、6.4E13/cm2、6.6E13/cm2、6.8E13/cm2、7E13/cm2 等。在另一个实施例中，所述第二离子为硼离子，硼离子注入的能量范围为6至7KeV，例如，注入的能量可以为6KeV、6KeV、6.5KeV、7KeV等；硼离子注入的剂量范围为3E13至5E13/cm2，例如，注入的剂量可以为 3E13/cm2、3.5E13/cm2、4E13/cm2、4.5E13/cm2、5E13/cm2 等。
[0139]其他实施例中，晶体管区B中的晶体管为N型鳍式场效应晶体管时，第二 halo离子注入、第二 LDD离子注入和第二源漏离子注入的注入剂量、注入能量与晶体管区B中的晶体管为P型鳍式场效应晶体管的注入情况相同。
[0140]本实施例中，第一 halo尚子注入剂量、注入能量与第二 halo尚子注入剂量、注入能量相同。第一 LDD离子注入剂量、注入能量与第一 LDD离子注入剂量、注入能量相同。第一源漏离子注入剂量、注入能量与第二源漏离子注入剂量、注入能量相同。
[0141]本实施例中，第一 halo离子注入区的注入离子类型与第一 LDD离子注入区的注入离子类型不同，同时也与第一源漏离子注入离子的注入类型不同。因此，在二极管区A，一个第一 halo离子注入区会与相邻的一个第一 LDD离子注入区形成一个雪崩二极管。由于第一源漏离子注入区为重掺杂，则，一个第一 halo离子注入区与相邻一个第一源漏离子注入区会形成一个齐纳二极管(Zerner D1de)。则，二极管区A中会有多个雪崩二极管和多个齐纳二极管。
[0142]对于雪崩二极管，外界温度升高，电子的平均自由程减小，碰撞电离几率减小，即离化几率减小，碰撞离化产生的电子空穴对减小，碰撞离化电流减小，碰撞离化(雪崩)击穿电压升闻。
[0143]对于齐纳二极管，外界温度升高，硅材料的禁带宽度减小，隧穿几率增加，隧穿电流增加，则，齐纳晶体管的击穿电压减小。
[0144]上述多个雪崩晶体管和多个齐纳晶体管共同作用才可以使得外界温度对雪崩二极管和齐纳二极管的影响正好相互抵消。也就是说，当外界温度变化时，本发明中的二极管区的二极管对电路的稳压调节结果基本相同，从而使得后续形成的半导体结构的输出电压稳定，波动较小。
[0145]进一步的，在二极管区内，如何对雪崩二极管和齐纳二极管进行分布，可以使二极管区内的二极管整体受外界温度的影响最小，从而可以最大化的提高后续形成的半导体结构输出电压的稳定性。
[0146]本实施例中，是以第一栅极结构204为掩膜，对第一栅极结构204两侧的第一鳍部进行第一 halo离子注入、第一 LDD离子注入。又以第一栅极结构204周围的第一侧墙207为掩膜对第一栅极结构204两侧的第一鳍部进行第一源漏的注入，因此，第一栅极结构的长度尺寸、宽度尺寸和两个相邻第一栅极结构之间的距离对雪崩二极管和齐纳二极管的分布有着非常重要的影响。而本实施例中，第一栅极结构204的长度为1nm?200nm,第一栅极结构204的长度也为第一栅极结构的特征尺寸。第一栅极结构204的宽度为0.1 μ m?5μπι。两个相邻的第一栅极结构之间的距离大于40nm。第一栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10%?60%。以上述第一栅极结构的尺寸和分布进行注入得到的多个雪崩二极管和多个齐纳二极管，可以进行一步消除外界温度对他们的影响，进而可以进一步提高后续形成的半导体结构的输出电压的稳定性。
[0147]更进一步的，二极管区内的第一 halo离子、第一 LDD离子、第一源漏的注入剂量和注入能量也对雪崩二极管和齐纳二极管的分布有着非常重要的影响。与第一栅极结构的尺寸和分布相结合得到多个雪崩二极管和多个齐纳二极管，可以以最大化的消除外界温度对他们的影响，进而可以最大化的提高后续形成的半导体结构的输出电压的稳定性。
[0148]需要说明的是，本实施例中，二极管区中的每个雪崩二极管和齐纳二极管都与晶体管区的鳍式场效应晶体管的制作工艺相兼容，并没有额外的形成二极管区中雪崩二极管和齐纳二极管，因此，大大节省工艺步骤，工艺成本，且提高了制作半导体结构的制作效率。
[0149]其他实施例中，如果不对二极管区进行第一 LDD离子注入，也属于本发明的保护范围。此时，二极管区中的雪崩二极管的数量会减少。雪崩二极管只能是通过第一阱区与第二阱区来产生，因此，后续形成的半导体结构的性能会略差。
[0150]其他实施例中，如果在二极管区A中的第一阱区和第二阱区的离子注入能量、注入剂量大，则二极管区A中的第一阱区和第二阱区就会形成齐纳二极管，这时，所述第一栅极结构两侧的第一鳍部内具有第一 halo离子注入区和第一 LDD离子注入区，也属于本发明的保护范围。
[0151 ] 其他实施例中，也可以不在第一栅极结构的周围形成第一侧墙，或者，也可以不在第二栅极结构的周围形成第二侧墙，也属于本发明的保护范围。
[0152]第二实施例
[0153]与上一个实施例不同，参考图16和图17，本实施例中第一鳍部403与第二鳍部503连接或一体成型。具体如下:
[0154]以第一鳍部403、第二鳍部503的形状为长条形为例进行说明。所述第一鳍部403与第二鳍部503连接是指，第一鳍部403的端尾与第二鳍部503的端头相连。
[0155]第一栅极结构404、第二栅极结构504等的形成方法参考上一个实施例。
[0156]具体请参考第一实施例。
[0157]第三实施例
[0158]参考图11，本发明还提供一种半导体结构，包括:
[0159]半导体衬底，所述半导体衬底包括二极管区A和晶体管区B，所述二极管区A用于形成二极管，所述晶体管区B用于形成晶体管，所述二极管区A至少具有一个第一鳍部203，所述晶体管区B至少具有一个第二鳍部303 ；
[0160]位于所述二极管区A、所述晶体管区B、第一鳍部203和第二鳍部303内的第一阱区；
[0161]位于第二阱区上的第一阱区，所述第一阱区类型与第二阱区类型不同；
[0162]位于半导体衬底上的至少一个第一栅极结构204，所述第一栅极结构204横跨至少一个所述第一鳍部203，并覆盖所述第一鳍部203的侧壁与顶部；
[0163]位于半导体衬底上的至少一个第二栅极结构304，所述第二栅极结构304横跨至少一个所述第二鳍部303，并覆盖所述第二鳍部303的侧壁与顶部；
[0164]所述第一栅极结构204两侧的第一鳍部203内具有第一 halo离子注入区205和第一 LDD离子注入区206，或者具有第一 halo离子注入区205和第一源漏离子注入区208，或者具有第一 halo离子注入区205、第一 LDD离子注入区206和第一源漏离子注入区208 ；
[0165]所述第二栅极结构304两侧的第二鳍部303内具有所述晶体管的源极308和漏极309。
[0166]本实施例中，所述第二栅极结构两侧还具有第二 halo离子注入区和第二 LDD离子注入区中的至少一个。
[0167]本实施例中，第一栅极结构204的长度为1nm?200nm，第一栅极结构204的长度也为第一栅极结构的特征尺寸。第一栅极结构204的宽度为0.1 μ m?5 μ m。两个相邻的第一栅极结构之间的距离需要大于40nm。第一栅极结构的顶部面积占二极管区的半导体衬底的顶部面积的10%?60%。
[0168]本实施例中，所述第一鳍部与第二鳍部在长度方向平行排列、所述第一鳍部与第二鳍部连接、或者所述第一鳍部与第二鳍部一体成型。
[0169]具体请参考第一实施例。
[0170]第四实施例
[0171]本发明还提供一种半导体结构的形成方法。本实施例与第一实施例不同的是，本实施例中的晶体管区B的晶体管是平面MOS晶体管。则二极管区A和晶体管区B的半导体衬底中不具有鳍部。具体形成方法如下:
[0172]提供半导体衬底，所述半导体衬底包括二极管区和晶体管区，所述二极管区用于形成二极管，所述晶体管区用于形成晶体管；
[0173]在所述二极管区和所述晶体管区的半导体衬底内形成第三阱区；
[0174]在第三阱区上形成第四阱区，所述第三阱区类型与第四阱区类型不同；
[0175]在所述二极管区的半导体衬底上形成至少一个第三栅极结构；
[0176]在所述晶体管区的半导体衬底上形成至少一个第四栅极结构；
[0177]以第三栅极结构为掩膜，对第三栅极结构两侧的二极管区的半导体衬底进行第三halo离子注入和第三LDD离子注入，或者进行第三halo离子注入和第三源漏离子注入，或者进行第三halo离子注入、第三LDD离子注入和第三源漏离子注入。
[0178]以第四栅极结构为掩膜，对第四栅极结构两侧的晶体管区的半导体衬底内进行第四源漏离子注入，形成所述晶体管的源极和漏极。
[0179]本实施例中，以第四栅极结构为掩膜，对第四栅极结构两侧的第四鳍部进行第四源漏离子注入的步骤之前，还包括，以所述第四