的源区、漏区以及沟道区的性能。
[0057]在其它实施例中，还能够在后续刻蚀形成掩膜层之后，刻蚀栅极膜201之前，在所述掩膜层内掺杂碳离子。
[0058]本实施例中，对所述掩膜薄膜202进行的离子注入工艺包括:注入剂量为lE3atoms/cm2?lE6atoms/cm2,能量为5KeV?50KeV。所述注入剂量决定了掩膜薄膜202内的碳离子浓度，继而决定了在后续形成应力层的过程中，所述碳离子阻挡工艺气体离子的能力强度；当所述注入剂量在lE3atoms/cm2?lE6atoms/cm2范围内时，能够保证所述碳离子足以阻挡工艺气体离子，尤其是半导体离子进入掩膜层，同时还能避免因所述碳离子浓度过大而向栅极层内扩散。所述注入能量决定了所述碳离子进入掩膜薄膜202的深度；当所述注入能量在5KeV?50KeV范围内时，能够保证所述碳离子掺杂入所述掩膜薄膜202内，而且不会进一步进入栅极膜201内，以此保证后续刻蚀栅极膜201的刻蚀工艺速率能够保持均匀。
[0059]请参考图5，在所述离子注入工艺之后，在所述掩膜薄膜202表面形成保护膜203。
[0060]所述保护膜203后续刻蚀形成保护层，所述保护层位于掩膜层表面，用于在后续形成第一侧墙的过程中，保护所述掩膜层，避免因形成所述第一侧墙的工艺使得所述掩膜层的厚度被减薄，并且避免形成所述第一侧墙的工艺消耗掩膜层内的碳离子。
[0061]所所保护膜203的材料与所述掩膜薄膜202的材料相同或不同；而且，所述保护膜203的材料还能够与后续形成的第一侧墙的材料相同或不同。
[0062]在本实施例中，所述保护膜203的材料为氧化硅，形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，厚度为5纳米?100纳米。当所述保护膜203的厚度在5纳米?100纳米范围内时，即能够保证由所述保护膜203形成的保护层对后续形成的掩膜层具有足够大的保护能力，又能够避免因保护膜203厚度过大，而影响后续刻蚀形成的栅极层尺寸精确度。
[0063]在另一实施例中，还能够不形成所述保护膜，则在掩膜薄膜内注入碳离子之后，直接对所述掩膜薄膜进行刻蚀，以形成掩膜层。
[0064]请参考图6，在形成所述保护膜203之后，刻蚀部分所述保护膜203 (如图5所示)和掩膜薄膜202 (如图5所示)，暴露出部分所述栅极膜201表面，在所述栅极膜201表面形成掩膜层202a、以及位于掩膜层202a表面的保护层203a,所述掩膜层202a内掺杂有碳离子。
[0065]形成所述掩膜层202a的工艺包括:在所述掩保护膜203表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述保护膜203和掩膜薄膜202，在暴露出栅极膜201表面为止，形成保护层203a和掩膜层202a。
[0066]所述图形化的光刻胶层覆盖的区域图形即所需形成的栅极层投影于衬底200表面的图形。所述图形化的光刻胶层的形成工艺包括:在所述保护膜203表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影，以形成图形化的光刻胶层。
[0067]刻蚀所述保护膜203和掩膜薄膜202的工艺为各向异性的干法刻蚀工艺，且刻蚀方向垂直于200衬底200表面，使得所述掩膜层202a覆盖的区域图形与所述图形化的光刻胶层一致，则所述掩膜层202a覆盖的区域图形、即所需形成的栅极层投影于衬底200表面的图形。
[0068]在另一实施例中，所述掩膜薄膜表面未形成所述保护膜，则所述图形化的光刻胶层形成于所述掩膜薄膜表面，且所述刻蚀工艺仅对所述掩膜薄膜进行刻蚀。
[0069]由于所形成的掩膜层203内掺杂由碳离子，而所述碳离子与半导体离子之间具有较强的键合能，在后续形成应力层的过程中，所述碳离子能够阻止工艺气体内的半导体离子在掩膜层203内的扩散，防止所述半导体离子与后续形成的栅极层的材料发生反应，从而避免了在掩膜层203表面形成外延颗粒。
[0070]请参考图7，以所述掩膜层202a为掩膜，刻蚀所述栅极膜201 (如图6所示)之至暴露出衬底200表面为止，形成栅极层201a。
[0071]刻蚀所述栅极膜201的工艺为各向异性的干法刻蚀工艺，所形成的栅极层201a的侧壁垂直于衬底200表面。在本实施例中，所述栅极层201a的材料为多晶硅，刻蚀形成所述栅极层201a的工艺包括:刻蚀气体包括氯气、溴化氢、氯化氢、氯化硅中的一种或多种混合，溴化氢、氯化氢或氯化硅的流量为200标准毫升每分钟?800标准毫升每分钟，氯气的流量为20标准毫升每分钟?100标准毫升每分钟；此外,气体还包括载气,所述载气能够为惰性气体或氮气，所述载气的流量为50标准毫升每分钟?1000标准毫升每分钟，刻蚀腔室的压力为2晕托?200 _托。
[0072]在本实施例中，所述栅极层201a作为伪栅，用于为后续形成的金属栅占据空间，后续形成应力层之后，需要以所述高K栅介质层和金属栅替代所述栅极层201a。
[0073]在一实施例中，所述栅极层201a作为伪栅，且所述衬底200和栅极膜201之间还形成有栅介质膜，则所述刻蚀工艺能够停止于所述栅介质膜表面，所述栅介质膜能够保护所述衬底200表面免受刻蚀工艺的损伤。
[0074]在另一实施例中，所述衬底200和栅极膜201之间还形成有栅介质膜，所述栅介质膜的材料为氧化硅，则在刻蚀所述栅极膜201之后，刻蚀所述栅介质膜，直至暴露出衬底200表面为止，形成栅介质层。所述栅介质层即晶体管的栅介质，而所述栅极层201a即晶体管的栅极。
[0075]请参考图8，在所述衬底200、栅极层201a和掩膜层202a表面形成第一侧墙膜204。
[0076]所述第一侧墙膜204用于形成第一侧墙，所述第一侧墙用于保护所述栅极层201a的侧壁表面；而且，所述第一侧墙204用于定义后续形成的轻掺杂区的位置，避免所述轻掺杂区与栅极层201a之间的重叠面积过大，避免所形成的晶体管中寄生电容过大。
[0077]所述第一侧墙204的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，所述第一侧墙膜204的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，所述第一侧墙膜204的厚度为5纳米?100纳米；本实施例中，所述第一侧墙膜204的材料为氮化硅。
[0078]所述第一侧墙膜204的厚度决定了后续形成的第一侧墙的厚度，继而决定了所述轻掺杂区与栅极层201a之间的相对位置。所述第一侧墙膜204不宜过厚，以保证所述轻掺杂区到栅极层201a的距离足以减少漏电流；而所述第一侧墙膜204不宜过薄，所述第一侧墙膜204过薄会造成轻掺杂区与栅极层201a之间的重叠面积过大，继而造成晶体管的寄生电容较大。
[0079]由于所述第一侧墙用于保护所述栅极层201a的侧壁表面。而在后续形成应力层的外延沉积工艺中，工艺气体的离子容易扩散进入所述第一侧墙内，并且容易进一步穿过所述第一侧墙与栅极层201a相接触，而所述工艺气体的离子与所述栅极层201a的材料发生反应后，会在所述第一侧墙的表面生成外延颗粒；尤其是在所述第一侧墙与掩膜层202a相接触的顶部表面更易于形成所述外延颗粒，所述外延颗粒会造成所形成的晶体管栅极顶部产生漏电流，使所形成的晶体管性能下降。因此，为了避免所述工艺气体的离子穿过所述第一侧墙，并与栅极层201a反应，后续需要在所述第一侧墙膜204内掺杂碳离子，以阻挡工艺气体离子的扩散。
[0080]请参考图9，对所述第一侧墙膜204进行离子注入，在所述第一侧墙膜204内掺杂碳尚子。
[0081]在本实施例中，后续需要在衬底200内形成的应力层材料为硅锗或碳化硅，形成应力层的工艺为选择性外延沉积工艺，在所述选择性外延沉积工艺中，工艺气体带有半导体离子，例如硅离子。由于与栅极层201a的材料相比，半导体离子与碳离子之间具有更强的键合能，因此，在所述第一侧墙膜204内掺杂碳离子之后，能够在后续形成应力层的过程中，使工艺气体中的半导体离子优先与第一侧墙内的碳离子发生键合，从而避免了半导体离子穿过所述第一侧墙，并进一步与栅极层201a发生反应的问题，以此防止在第一侧墙表面生成外延颗粒，使得所形成的晶体管性能稳定、可靠性提高。
[0082]本实施例中，在回刻蚀所述第一侧墙膜204之前，在所述掩膜薄膜202内注入碳离子，由于所述衬底200表面也能够由所述第一侧墙膜204覆盖，则所述碳离子不易进入所述衬底200，使得后续形成于衬底200内的源