具有屏蔽栅的沟槽栅功率器件的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅(ShieldGate Trench，SGT)的沟槽栅功率器件的制造方法。
【背景技术】
[0002]如图1A至图1F所示，是现有具有屏蔽栅的沟槽栅功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的沟槽栅结构，包括如下步骤:
[0003]步骤一、如图1A所不，提供一半导体衬底如娃衬底101;在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。
[0004]步骤二、如图1B所示，在深沟槽103的侧面和底部表面形成氧化层104。
[0005]步骤三、如图1C所示，在所述深沟槽103中填充源多晶硅，该源多晶硅即为作为屏蔽栅的多晶硅。
[0006]步骤四、如图1D所示，将深沟槽103顶部区域的氧化层104去除。
[0007]步骤五、如图1E所示，形成栅氧化层和多晶硅栅106。多晶硅栅106即为沟槽栅。
[0008]步骤六、如图1F所示，形成阱区107，源区108，阱区接触区109，层间膜110，接触孔111，正面金属层112，对正面金属层112光刻分别形成源极和栅极，其中源极通过接触孔和底部的源区108、阱区接触区109以及源多晶硅105接触，栅极通过接触孔和多晶硅栅106接触。
[0009]之后形成在半导体衬底101的背面形成漏区和背面金属层。
[0010]现有方法中，多晶硅栅106的一个侧面通过栅氧化层和阱区107隔离，阱区107的被多晶硅栅106侧面覆盖的表面用于形成沟道。由图1F所示可知，上述现有方法形成的多晶硅栅106仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直功率器件能够增加工作电流;同时源多晶硅105填充于整个深沟槽中，源多晶硅105能形成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。但是，上述现有方法中，多晶硅栅106的另一个侧面和源多晶硅105之间隔离的氧化层即栅源隔离氧化层是和栅氧化层同时形成的，这使得栅源隔离氧化层和栅氧化层一样薄，这会带来较大的栅源漏电。
【发明内容】
[0011]本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅功率器件的制造方法，能形成侧壁多晶硅结构的多晶硅栅，能提高栅源隔离氧化层的厚度、减少栅源漏电。
[0012]为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅功率器件的制造方法，包括如下步骤:
[0013]步骤一、提供一半导体衬底，在所述半导体衬底表面形成硬质掩模层，采用光刻工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去除。
[0014]步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行第一次各向异性刻蚀形成沟槽，在所述第一次各向异性刻蚀之后进行对所述半导体衬底进行第二次各向同性刻蚀，所述第二次各向同性刻蚀将所述沟槽的宽度刻蚀到大于所述硬质掩模层所定义的开口宽度。
[0015]步骤三、在所述沟槽的侧面和底部表面依次形成栅介质层和多晶硅栅，位于所述沟槽两个侧面的所述多晶硅栅之间具有间距，所述多晶硅栅也延伸到所述沟槽外的所述硬质掩模层表面。
[0016]步骤四、对所述多晶硅栅进行回刻，该回刻工艺将所述沟槽底部表面和所述沟槽外部的所述硬质掩模层表面的所述多晶硅栅去除，所述回刻工艺后所述沟槽侧面的所述多晶娃棚■保留。
[0017]步骤五、以所述硬质掩模层为掩模对所述沟槽底部的所述半导体衬底进行第三次各向异性刻蚀形成深沟槽。
[0018]步骤六、在所述深沟槽的侧面和底部表面以及所述多晶硅栅的侧面同时形成第一氧化层。
[0019]步骤七、进行源多晶硅生长，所述源多晶硅将形成有所述第一氧化层的所述深沟槽和所述沟槽完全填充。
[0020]进一步的改进是，步骤四所述回刻工艺后位于所述沟槽两个侧面的所述多晶硅栅之间的间距大于等于所述硬质掩模层所定义的开口宽度。
[0021]进一步的改进是，步骤七之后，还包括如下步骤:
[0022]步骤八、将所述沟槽外的所述源多晶硅、所述第一氧化层和所述硬质掩模层都去除并将所述半导体衬底表面露出。
[0023]步骤九、进行离子注入和热退火推进工艺在所述半导体衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
[0024]步骤十、进行重掺杂的源注入在所述阱区表面形成源区。
[0025]步骤十一、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触。
[0026]步骤十二、对所述半导体衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
[0027]进一步的改进是，所述半导体衬底为硅衬底，在所述硅衬底表面形成有硅外延层，所述深沟槽位于所述硅外延层内。
[0028]进一步的改进是，所述栅介质层为栅氧化层。
[0029]进一步的改进是，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
[0030]进一步的改进是，沟槽栅功率器件为沟槽栅功率MOSFET器件。
[0031]进一步的改进是，步骤十一中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
[0032]本发明通过自上而下的工艺流程，先形成顶部的多晶硅栅，再进一步刻蚀形成深沟槽，多晶硅栅采用侧壁多晶硅结构，这样在形成源多晶硅之前，能在深沟槽的侧面和底部表面以及多晶硅栅的侧面同时形成第一氧化层，第一氧化层的底部作为源多晶硅和半导体衬底之间的隔离氧化层，而第一氧化层的顶部则作为多晶硅栅和源多晶硅之间的隔离氧化层即栅源隔离氧化层，相对于现有自下而上的方法，本发明的栅源隔离氧化层不必再受到较薄的栅氧化层的厚度的限制，从而能提高栅源隔离氧化层的厚度、减少栅源漏电。
[0033]另外，本发明的深沟槽和顶部的沟槽为自对准结构，即本发明通过对沟槽增加一步各向同性刻蚀展宽后，且对多晶硅栅回刻之后，依然能够采用定义沟槽的硬质掩模层定义深沟槽，也即本发明不需要增加其它光刻工艺来定义深沟槽，所以本发明采用较低的工艺成本就能实现。
[0034]本发明方法形成的多晶硅栅具有侧壁多晶硅结构，能够增加垂直功率器件的工作电流。同时本发明方法形成的源多晶硅填充于整个深沟槽中，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。
【附图说明】
[0035]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0036]图1A-图1F是现有具有屏蔽栅的沟槽栅功率器件的制造方法各步骤中的器件结构示意图；
[0037]图2是本发明实施例方法流程图；
[0038]图3A-图3N是本发明实施例方法各步骤中的器件结构示意图。
【具体实施方式】
[0039]如图2所示，是本发明实施例方法流程图；如图3A至图3M所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例中以沟槽4栅功率器件为沟槽4栅功率MOSFET器件为例进行说明，本发明实施例具有屏蔽栅的沟槽4栅功率器件的制造方法，包括如下步骤:
[0040]步骤一、如图3A所示，提供一半导体衬底I，在所述半导体衬底I表面形成硬质掩模层2 ο所述硬质掩模层2由氧化层组成或者由氧化层加氮化层组成。
[0041 ]所述半导体衬底I为娃衬底，该娃衬底为表面形成有娃外延层的娃外延片，所述深沟槽6位于所述硅外延层内。所述硅衬底的硅外延层的电导率是2欧姆.厘米?15欧姆.厘米，厚度为2微米?20微米，取决于芯片应用击穿电压要求，击穿电压范围一般为20伏?200伏。
[0042]如图3B所示，采用光刻工艺形成的光刻胶图形3定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层2去除。
[0043]步骤二、如图3C所示，以刻蚀后的所述硬质掩模层2为掩模对所述半导体衬底I进行第一次各向异性刻蚀形成沟槽4。
[0