极器件。栅极108包括栅极堆叠件108a和位于栅极堆叠件108a的侧壁上的栅极间隔件108b。栅极堆叠件108a在沟道区104b中接合鳍104。在各个不同的实施例中，栅极堆叠件108a包括多层结构。在一个实例中，栅极堆叠件包括界面层和多晶硅层。在另一实例中，栅极堆叠件108a包括界面层、高k介电层、阻挡层、功函金属层和金属填充层。栅极堆叠件108a的各个其他实施例是可能的。可以使用“先栅极”或“后栅极”方法形成栅极堆叠件108a。在实施例中，栅极间隔件108b包括介电材料，诸如氮化硅或氮氧化硅，并通过一个或多个沉积和蚀刻工艺形成。
[0031]介电层110也被称为层间介电(ILD)层，其设置在上述讨论的各个结构的上方。在实施例中，器件100还包括在ILD层110下面的接触蚀刻停止(CES)层。ILD层110可以包括诸如原硅酸四乙酯(TEOS)氧化物，未掺杂的硅酸盐玻璃，或掺杂的氧化硅(诸如硼磷硅硅酸盐玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼掺杂的硅玻璃(BSG))，和/或其他合适的介电材料的材料。ILD层110可以通过等离子体增强化学汽相沉积(PECVD)工艺或其他合适的沉积技术来沉积。在一个实施例中，ILD层110由可流动CVD(FCVD)工艺形成。FCVD工艺包括在衬底102上沉积可流动的材料(例如，液体化合物)以填充沟槽并通过合适的技术将可流动材料转化成固体材料，诸如在一个实例中的退火。各种沉积工艺后，执行化学机械平坦化(CMP)工艺以平坦化ILD层110的顶面。
[0032]在操作14中，方法10(图1)蚀刻ILD层110以形成开口(或接触孔)112。参考图3A和3B，图3A是操作14后沿图2A的“A-A”线截取的器件100的截面图，图3B是操作14后沿图2A的“B-B”线截取的器件100的截面图。开口 112具有位于鳍104a的顶面104a’下方的底面112’。鳍104的暴露于开口 112中的部分具有高度“R”，其也是沿z方向的底面112’和顶面104a’之间的垂直距离。鳍104的位于隔离结构106之上的部分具有高度“F”。在实施例中，R大于F的一半。在一些实施例中，R为约5纳米(nm)至约60nm的范围。在实例中，开口 112可以被蚀刻到隔离结构106内。开口 112比通常停止在顶面104a’的传统接触孔更深。具有深开口 112的一个益处是，在其中形成的S/D接触件将具有与S/D区104a更大的接触区域。
[0033]在各个实施例中，开口 112具有沿X方向的顶部宽度T与底部宽度B和沿z方向的高度H。底部宽度B大于鳍104a的沿X方向的宽度Wf。顶部宽度T大于底部宽度B。因此，开口 112的侧壁是倾斜的。尺寸T、B和H应设计为使得当将导电材料沉积到开口 112中以形成接触件时开口 112的所有表面容易接触，如后面所示的。出于同样的考虑，从开口112的侧壁到鳍104a的侧壁的距离匕和b 2设计成使得在导电材料的沉积过程中开口 112的底部和侧壁以及鳍104a的侧壁都容易接触。在各个实施例中，T在约12nm至约40nm的范围内，B在约8nm至约30nm的范围内，H在约50nm至约150nm的范围内。在各个不同的实施例中，1^和132每个的范围为约Wf的一半(1//2)至约Wf的1.5倍(I V2)。另外，虽然图3B示出开口 112在z-x平面关于鳍104a对称，这是在本质上仅是示例性的，并不限制本发明。例如，在实施例中，匕和b2可以不同。
[0034]蚀刻工艺可包括适合的湿蚀刻、干(等离子体)蚀刻和/或其他工艺。例如，干蚀刻工艺可以使用含氯气体、含氟气体、其他蚀刻气体或它们的组合。湿蚀刻溶液可以包括NH40H、HF(氢氟酸)或稀释的HF、去离子水、TMAH(氢氧化四甲铵)、其他合适的湿蚀刻溶液或其组合。
[0035]在一个实施例中，器件100包括接触蚀刻停止(CES)层，其位于ILD层110的下面但是位于S/D区104和栅极108的上方。例如，CES层可以由类似于用于隔离结构106的材料制成，例如氧化硅或氮化硅。在操作14期间，CES层防止鳍104过蚀刻。如果同时蚀刻与栅极108接触的接触孔，则CES层还防止栅极108过蚀刻。进一步的实施例中，操作14还包括调整以去除开口 112内的CES层，从而暴露用于接触件形成的S/D区104a的蚀刻工
-H-
O
[0036]在又一实施例中，器件100包括位于S/D区104上方和位于栅极108上方的接触蚀亥丨J停止(CES)层。形成ILD层110之前，该方法10部分地除去CES层，使得该S/D区104a暴露以提供用于后续S/D接触件形成的顶面和侧壁表面。进一步的实施例中，一旦操作14除去ILD层110以形成开口 112，则用于S/D接触件形成的鳍表面暴露。
[0037]在操作16中，方法10(图1)在开口 112中形成第一接触层114。参考图4A和4B，图4A是操作16后沿图2A的“A-A”线截取的器件100的截面图，图4B是操作16后沿图2A的“B-B”线截取的器件100的截面图。第一接触层114形成在开口 112的表面上方。具体地，它形成在S/D区104a的顶面和侧壁上方。第一接触层114具有共形轮廓，即，它在开口 112的表面上方具有接近均匀的厚度。在一个实施例中，第一接触层114的厚度范围为约2nm至约10nm。在一个实施例中，第一接触层114包括半导体-金属合金。例如，半导体-金属合金可以包括金属材料，例如钛、钴、镍、镍钴、其他金属或者它们的组合。进一步的实施例中，使用化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)或其他合适的沉积技术来沉积金属材料。然后，执行退火工艺，从而在S/D区104a的表面上方形成半导体-金属合金。在另一个实施例中，第一接触层114包括一种或多种II1-V族半导体，其提供用于调节能量势皇的高载流子迀移率和/或适合的能带结构。例如，第一接触层114可以包括InAs、InGaAs, InP或其他适合的II1-V族半导体。在另一个实施例中，第一接触层114包括锗(Ge)。在各个实施例中，第一接触层114可以使用CVD、PVD、ALD或其他适合的方法进行沉积。在各个实施例中，第一接触层114的材料可为流入和流出晶体管沟道的电荷载流子提供低或可忽略的能量势皇。与增加的接触区域结合的第一接触材料会降低与S/D区104a的接触电阻。
[0038]在操作18中，方法10(图1)在开口 112中形成位于第一接触层114上方的第二接触层116。参考图5A和5B，图5A是操作18后沿图2A的“A-A”线截取的器件100的截面图，图5B是操作18后沿图2A的“B-B”线截取的器件100的截面图。第二接触层116填充开口 112的剩余空间。第二接触层116可以包括一层或多层金属材料，诸如金属氮化物、金属或导电氧化物、元素金属或它们的组合。例如，第二接触层116可以使用钨(W)、铜(Cu)、钴(Co)和/或其他适合的材料。在各个实施例中，第二接触层116可以通过CVD、PVD、电镀和/或其他适合的工艺形成。如图5六和58所示，5/1)接触件118形成在每个开口 112中，其导电连接至相应的S/D区104a。S/D接触件118包括第一接触层114和第二接触层116。S/D接触118的各个尺寸标记在图5B中，包括顶部宽度“T”、底部宽度“B”和高度“H”。已经参考图3B讨论了 T、B、H和鳍104a的宽度Wf的关系。在各个实施例中，T在约12nm至约40nm的范围，B在约8nm至约30nm的范围内，H在约50nm至约150nm的范围内。
[0039]在操作20中，方法10(图1)执行进一步的步骤以完成器件100的制造。例如，操作20可以形成电连接栅极堆叠件108a的栅极接触件，并且可以形成将多栅极FET连接至器件100的其他部分以形成完整的IC的金属互连件。
[0040]第二个实施例
[0041]现参考图1和图6A至图9B描述本发明的第二个实施例，其中根据方法10的一些实施例制造器件200。图6A至图9B示出了制造过程中器件200的截面图。为简单起见，以下缩略或省略适用于两个器件100和200的讨论。
[0042]在操作12中，方法10 (图1)接收器件200，其在许多方面类似于器件100 (图2A至图2C)。为简单起见，相同的参考标记用于标记两个器件的类似元件。例如，如图6A和图6B所示，器件200也包括衬底102、鳍104、隔离结构106、栅极108和ILD层110。栅极108也包括栅极堆叠件108a和栅极间隔件108b。栅极堆叠件108a接合鳍104的沟道区104b。器件100和200之间的一个区别在于两个器件的S/D区的结构。如图6B所示，器件200具有菱形的S/D区204a。在一个实施例中，S/D区204a是通过蚀刻器件200的鳍104的一部分以在其中形成凹槽并且从凹槽外延生长一个或多个半导体部件而形成。例如，该蚀刻工艺可以使用干蚀刻、湿蚀刻或其他适合的蚀刻方法。可以执行清洁工艺以用氢氟酸(HF)溶液或其他合适的溶液清洁凹槽。随后，执行一种或多种外延生长工艺以在凹槽中生长半导体(例如，硅)部件。外延生长工艺可以用P型掺杂剂在原位掺杂生长的半导体以形成P型FET或用η型掺杂剂在原位掺杂生长的半导体以形成η型FET。如在图6Β进一步所示，S/D区204a的每个具有两个面朝上的表面(或面)204a’和两个面朝下的表面(或面204a”)。
[0043]在操作14中，方法10(图1)蚀刻器件200的ILD层110以在其中形成开口 112。参考图7A和7B，开口 112具有位于表面204a’下方的底面112’。鳍104/204a暴露在开口112中的部分具有高度“R”。鳍104/204a位于隔离结构之上的部分106具有高度“F”。在实施例中，R大于F的一半。在实施例中，开口 112完全暴露表面204a’，并且可以部分或完全暴露表面204a”。在一些实施例中，R在约5纳米(nm)至约60nm的范围内。开口 112比通常停止在表面204a’的传统的接触孔更深。具有更深的开口 112的一个益处是，其中形成的S/D接触件将与S/D区204a具有更大的接触面积。这种操作的其他方面类似于参考图3A和3B所讨论的那些。
[0044]在操作16中，方法10(图1)在开口 112中形成第一接触层114。参考图8A和8B，第一接触层114形成在开口 112的表面上方。具体地，它形成在S/D区204a的表面204a’和204a”上方。第一接触层114具有共形轮廓。在一个实施例中，第一接触层114的厚度范围为约2nm至约10nm。第一接触层114的材料和形成类似于参考图4A和图4B所讨论的那些。在各个实施例中，第一接触层114的材料可为流入和流出晶体管沟道的电荷载流子提供低或可忽略的能量势皇。外加有与S/D区204a的增大的接触面积的第一接触材料降低了其接触电阻。
[0045]在操作18中，方法10(图1)在开口 112中形成位于第一接触层114上方的第二接触层116。参考图9A和9B，S/D接触件118形成在每个开口 112中，其导电连接至相应的S/D区204a。S/D接触件118包括第一接触层114和第二接触层116。接触件118的其他方面，诸如尺寸，类似于参考图5A和5B所讨论的那些。
[0046]第三个实施例
[0047]现参考图1OA和1B描述本发明的第三个实施例，其中根据方法10的一些实施例制造器件300。为简单起见，以