[0063]参考图100，器件344在许多方面类似于器件328 (图10G)。一些区别如下所述。在器件344中，第一接触层完全覆盖了 S/D区314a的顶面，并且完全或部分覆盖S/D区314a的两个面朝上的表面。第一接触层不覆盖S/D区314a的两个面朝下的表面。
[0064]参考图10P，器件346在许多方面类似于器件336 (图10K)。一些区别如下所述。在器件346中，第一接触层114完全覆盖S/D区314a的所有表面。另外，器件346任选地包括位于第二接触层116和ILD层110之间且位于第二接触层116和第一接触层114之间的阻挡金属层116a。在一个实施例中，阻挡金属层116a包括金属氮化物(例如，TaN)，用于防止第二接触层116的金属元素迀移至相邻部件。阻挡金属层116a是导电的并具有共形轮廓，类似于图1OK的第一接触层114。器件346可通过方法10(图1)的实施例来形成，如以上所讨论。例如，在操作12接收器件前体346 (图1)，其包括衬底102、鳍104和隔离结构106。鳍104延伸至隔离结构106的顶面之上。器件346还包括设置在相应的鳍104上方的S/D区314a。接着，形成第一接触层114 (操作16)以完全覆盖S/D区314a的表面。接着，ILD层110沉积在器件346上方并覆盖第一接触层114、S/D区314a和鳍104。接着，蚀刻ILD层110 (操作14)以形成开口，该开口暴露出第一接触层114的除了位于S/D区314a的两个面朝下的外表面314a’上的部分之外的部分。接着，在开口中形成第二接触层116(操作18)。在本实施例中，操作18包括在形成第二接触层116之前形成阻挡金属层116a (例如，使用CVD或PVD技术)。
[0065]在各个实施例中，在形成相应的ILD层110之前，器件322、324、326、328、330、332、334、336、338、340、342和344的每个可以被形成为具有完全包裹环绕S/D区314a的第一接触层114，如参考图1OP所讨论的。
[0066]第四个实施例
[0067]现参考图1lA和IlB描述本发明的第四个实施例，其中根据方法10的一些实施例制造器件400。为简单起见，以下缩略或省略适用于两个器件100和400的讨论。
[0068]参考图1lA和11B，器件400包括两个水平(在“χ-y”的平面中)杆状沟道404。源极区和漏极区404a和沟道404b形成在有源区404中并具有相同的杆状。在实施例中，有源区404的数量和形状可以变化。例如，有源区404可具有条形或其他适合的形状，并且器件400中可以有一个或多个这样的有源区。类似于器件300，当栅极108包围沟道404b时，器件400也是HGAA器件。器件300和400的一个区别还在于它们的S/D区的配置。S/D区404a与衬底102和鳍104在至少接触孔内隔离。因此，第一接触层114包裹环绕每个S/D区404a，以提供最大的接触面积。如图1IA和IIB所示，在第一接触层114已形成在S/D区404a周围之后，第二接触层116的一部分116A填充S/D区404a之间的空间。在另一个实施例中，其中沿Z方向上两个S/D区404a之间的垂直距离不大于第一接触层114的厚度的两倍，围绕每个S/D区404a的第一接触层114彼此物理接触。形成用于器件400的S/D接触件的工艺与就器件100已经讨论的那些相同。在S/D接触件形成之前形成器件400的示例性工艺可见于美国专利8，815，691，标题为“Method of Fabricating a Gate AllAround Device (制造全环栅器件的方法)”，其内容通过引用整体并入本文。
[0069]第五个实施例
[0070]现参考图12-18描述本发明的第五个实施例。图12示出根据本发明的各个方面的形成半导体器件，特别是具有垂直多栅极结构的半导体器件，的方法50的流程图。方法50仅是示例，并不旨在限制超出权利要求明确叙述的本发明的内容。在方法50之前、期间和之后提供额外的操作，并且所描述的一些操作可以更换、排除或移动用于该方法的其他实施例。
[0071]在操作52中，S/D接触件形成前，方法50(图12)接收垂直多栅极器件。示例性垂直多栅极器件即器件500示于图13A和13B。图13A是器件500的透视示意图，图13B是器件500 (ILD层110被除去)的顶视图。器件500包括衬底102、位于衬底102上的作为台面的第一 S/D区(或部件)104a和位于衬底102上方并包裹环绕第一 S/D区104a的隔离结构106。器件500还包括两个杆形台面，其位于第一 S/D区104a上方并沿“z”方向向上延伸。两个杆形台面的中间部分提供两个晶体管沟道104b。两个杆形台面的顶部提供两个S/D区104c。第一 S/D区104a、沟道104b和第二 S/D区104c在衬底上方垂直布置。栅极108包裹环绕晶体管沟道104b。因此，器件500是垂直全环栅(VGAA)器件。器件500还包括位于衬底102和隔离结构106上方的ILD层110，ILD层110填充在各结构之间的空间中。在实施例中，ILD层110可以包括一个或多个介电层。各个元件102、104a-c、106、108和110的材料和组成类似于器件100的那些。在S/D接触件形成之前形成器件500的示例性方法可见于标题为“Device with a Vertical Gate Structure”的美国专利8，742，492，和标题为“Vertical Tunneling Field-Effect Transistor Cell and Fabricating theSame”美国专利8，754，470，其内容在此通过引用整体并入本文。
[0072]另一不例性垂直多栅极器件即器件600不于图14A和14B。图14A是器件600的透视示意图，图14B是器件600(ILD层110被去除)的顶视图。器件600的许多方面都类似于器件500的那些。两个器件之间的一个区别在于位于第一 S/D区104a上方的台面的形状。器件600具有条形垂直台面，其中沟道104b和第二 S/D区104c包括或形成在其中。器件600也是VGAA器件。器件500和600可以被认为是相同的常见类型的器件的两个变体，并且将在下面共同讨论。特别是，图15-18示出器件500/600的截面图，沿图13A的“C-C”线截取以用于器件500且沿图14A的线“D-D”线截取以用于器件600。图15示出了 S/D接触件形成之前的器件500/600。
[0073]在操作54中，方法50 (图12)蚀刻ILD层110和隔离结构106以形成开口 112。参考图16，开口 112暴露第一 S/D区104a的顶面104a’的一部分和侧壁104a”的一部分。由于隔离结构106起初环绕第一 S/D区104a，它在蚀刻工艺中被部分地去除以暴露表面104a”。开口 112比通常停止在顶面104a’的传统S/D接触孔更深。因此，开口 112比传统的S/D接触孔提供了至第一 S/D区104a更多的接触面积。在一些实施例中，开口 112可以暴露第一 S/D区104的两个以上的表面，例如顶面和两个侧壁表面，以进一步增大接触面积。蚀刻工艺可以包括适合的湿蚀刻、干(等离子体)蚀刻和/或其他工艺。在实施例中，器件500/600包括位于第一 S/D区104a上方且位于ILD层110下面的接触蚀刻停止(CES)层。进一步的实施例中，可以以类似于参考图3B的方法10的方式执行CES层的部分除去。
[0074]在操作56中，方法50(图12)在开口 112中形成第一接触层114。参考图17，第一接触层114形成在开口 112的表面上方。特别是，它形成在第一 S/D区104a的两个表面104a’和104a”上方(图16)。第一接触层114具有共形轮廓。在实施例中，第一接触层114的厚度在从约2nm至约1nm的范围内。第一接触层114的材料和形成类似于参考图4A和4B所讨论的。在各个实施例中，第一接触层114的材料为流入和流出晶体管沟道的电荷载流子提供了低或可忽略的能量势皇。外加有至第一 S/D区104a的增大的接触面积的第一接触材料降低其S/D的接触电阻。
[0075]在操作58，方法50 (图12)在开口 112中在第一接触层114上方形成第二接触层116。参考图18，S/D接触件118s形成在开口 112中，其导电地连接至第一 S/D区104a。S/D接触件118s包括第一接触层114和第二接触层116。接触件118s的其他方面类似于参考图5A和5B所讨论的。在本实施例中，S/D区104a是器件500/600的源极区，且S/D接触件118s是源极接触件。
[0076]在操作60，方法50 (图12)执行进一步的步骤以完成器件500/600的制造。例如，如图19所示，操作50可以形成电连接第二 S/D区104c的另一个S/D接触件118d。参考图19，S/D接触件118d还包括第一接触层114和第二接触层116，其中第一接触层114包裹环绕S/D区104c的三个侧面。在实施例中，S/D接触件118d通过以下形成，即通过蚀刻ILD层110以形成暴露S/D区104c的三个侧面的开口(类似于操作54)，在开口中形成第一接触层114 (操作56)，以及在第一接触层114上方形成第二接触层116 (操作58)。在实施例中，通过相同的工艺形成S/D接触件118s和118d，该相同的工艺包括蚀刻ILD层110 (操作56)，形成第一接触层114 (操作56)，和形成第二接触层116 (操作58)。在本实施例中，S/D区104c是器件500/600的漏极区，且S/D接触118d是漏极接触件。
[0077]方法50 (图12)可以执行进一步的步骤以完成器件500/600的制造。例如，它可以形成电连接栅极108的栅极接触件，并形成将多栅极FET连接至器件100的其他部分以形成完整的IC的金属互连件。
[0078]图20示出根据本发明的各个方面构造的器件700的一个实施例。标记了器件700和器件500/600(图18)之间的一些区别。一个区别是，在不被垂直台面覆盖的源极区104a的整个顶面上方形成第一接触层114。另一个区别在于，器件700中的源极接触件118s任选地包括位于第二接触层116和环绕第二接触层116的层之间的阻挡金属层116a。值得注意的是，源极接触件118s接触源极区104a的顶面的至少一部分和侧壁表面的一部分，从而降低了源极接触电阻。阻挡金属层116a是导电的并具有共形轮廓，类似于图18的第一接触层114。在实施例中，阻挡金属层116a包括金属氮化物(例如，TaN)。
[0079]器件700的接触层116a和116可通过方法50的实施例(图12)来形成，如上所讨论，其中阻挡金属层116a沉积(例如，通过CVD或PVD工艺)在开口 112 (图16)中，随后沉积第二接触层116(图18)。以下简要地讨论第一接触层114的形成。在一个实施例中，首先，使用各种沉积和蚀刻工艺在源极区104a上方形成硬掩模120和垂直台面(104b-c)(图21)。接着，在垂直台面周围形成间隔部件122(图22)。在一个实例中，间隔部件122可以通过氮化硅的CVD以及随后的反应离子蚀刻来形成。接着，采用上面所讨论的技术之一在源极区104a上方形成第一接触层114 (图23)。接着，除去间隔部件122 (图24)，并形成ILD层110和栅极