专利名称：布线基板及其制造方法、以及半导体器件及其制造方法
技术领域：
本发明涉及在薄膜上芯片(COF)中使用的带载(tape carrier)基板这样的布线基板及其制造方法，以及使用该布线基板的半导体器件及其制造方法，特别涉及在布线基板的导体布线上形成的突起电极的改进。
背景技术：
使用了薄膜基材的封装模块的一种被称为COF(Chip On Film)。图11是表示已有的COF的一部分的剖面图。该COF具有在柔软的绝缘性带载基板1上搭载半导体元件2，通过密封树脂3保护的构造，主要作为平板显示器的驱动用驱动器使用。
带载基板1是在聚酰亚胺等绝缘性薄膜基材4上排列设置了多条铜等导体布线5的基板，半导体元件2上的电极焊盘(pad)6通过突起电极7与该导体布线5相连接。在导体布线5上，按照需要形成金属镀覆膜8、以及作为绝缘树脂的阻焊剂9的层。
对带载基板1上的导体布线5、或对半导体元件2上的电极焊盘6形成突起电极7。在(日本)特开2004-327936号公报中记载的布线基板，如图12A、12B所示，突起电极7是通过对薄膜基材4上的导体布线5实施金属镀覆而形成的。图12A是俯视图，图12B是沿图12A的F-F线的剖面图。该突起电极7横切导体布线5跨越导体布线5的两侧区域，且与导体布线5的上表面以及两侧面接合。由此，(突起电极7的宽度S1)＞(导体布线5的布线宽度S2)。由此，充分确保突起电极7相对于加在横方向上的力的稳定性。而且，该突起电极7如图12B所示，为中央部比两侧要高的中间高的剖面形状，即使相对于半导体元件2上的电极焊盘6的位置对准错位，也减轻与不适当的电极焊盘6的连接的可能性。
图13A是表示在(日本)特开2004-327936号公报中记载的半导体器件的俯视图。另外，在图13A中图示着从带载基板1的背面侧观看到的状态，但考虑到便于观看，用虚线表示薄膜基材4，用实线表示其它的要素。图13B是沿图13A的G-G线的剖面图。
如上所述，在排列设置有多条导体布线5的带载基板1上安装半导体元件2时，存在如下问题由于施加负载或超声波而在导体布线5的突起电极7的附近施加应力，在导体布线5上发生断线5x。
这样的断线不良，随着COF的多输出化，因半导体元件2的电极6的窄节距化而要求导体布线5的宽度变窄，有导致导体布线5的强度进一步降低的倾向，所以成为非常深刻的问题。
特别地，如图14所示，在配置有导体布线5的情况下，存在由应力集中而容易发生断线的倾向。此时，图14与图13A不同，是从带载基板1的表面侧观看到的图，半导体元件搭载区域2a用虚线表示。
在薄膜基材4上排列设置的多条导体布线5a～5d之中的导体布线5a，在其两侧与其它导体布线(5a或5b)相接近地配置。与之相对，位于半导体元件搭载区域2a的长边方向两端的导体布线5b、位于短边方向的导体布线5c、以及位于孤立位置的导体布线5d，至少在其一方的侧部，不能与其它导体布线相接近地配置。
这样，与在两侧与其它导体布线相接近地配置的导体布线5a相比较，具有不与其它导体布线相接近地配置的侧部的导体布线5b～5d，存在应力集中且容易发生断线的倾向。
发明内容
本发明鉴于以上问题，其目的在于提供一种布线基板，对于将薄膜基材的突起电极与半导体元件的电极焊盘连接时施加的应力，应用中能以充分的强度保持导体布线，得到充分的连接稳定性，也能够应对半导体元件的窄节距化。
本发明的布线基板，其特征在于，具有薄膜基材、在所述薄膜基材上排列设置的多条导体布线、以及在所述各导体布线的端部附近通过金属镀覆形成的突起电极。为解决上述问题，所述突起电极的在所述导体布线的宽度方向上的剖面的外表面在两侧部形成曲线形状，所述突起电极的在所述导体布线的长度方向上的剖面为矩形形状；所述导体布线包含具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线；所述第1导体布线上的所述突起电极与所述第2导体布线上的所述突起电极的高度大致相等。
本发明的布线基板的制造方法，使用排列设置了多条导体布线的薄膜基材，在所述薄膜基材的设置了所述导体布线的面上形成光致抗蚀剂，在所述光致抗蚀剂上形成长孔状图形的开口部，该长孔状图形的开口部具有横切上述排列的导体布线并包含所述导体布线的两侧区域的形状，在所述长孔状图形中露出所述导体布线的一部分；通过所述光致抗蚀剂的长孔状图形，对露出的所述导体布线的一部分实施金属镀覆而形成突起电极。为解决上述问题，其特征在于，使用设置具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线作为所述导体布线的薄膜基材，由通过所述金属镀覆形成的所述突起电极的高度与所述导体布线的宽度的关系，随着所述导体布线的宽度的增大，所述突起电极的高度增大的区域A、形成比所述区域A高的所述突起电极且所述突起电极的高度达到最大值的区域B、以及、形成比所述区域B低的所述突起电极且所述突起电极的高度减小的区域C顺次出现的条件范围内，进行通过金属镀覆形成所述突起电极的工序，在所述区域A的范围内设定所述第1导体布线的布线宽度W1，在所述区域C的范围内设定所述第2导体布线的布线宽度W2。
图1A是表示本发明的一种实施方式的带载基板的一部分的俯视图。
图1B是图1A的A-A剖面图。
图1C是图1A的B-B剖面图。
图2是表示图1A所示的带载基板的一部分的斜视图。
图3是表示图1A所示的带载基板的制造方法的前半工序的制造工序图。
图4是表示图1A所示的带载基板的制造方法的后半工序的制造工序图。
图5A是表示通过图3和图4所示的制造方法形成的导体布线宽度与突起电极的高度的关系的概念图。
图5B是表示对于具有各种不同宽度的导体布线通过金属镀覆形成的突起电极的高度的剖面图。
图6A是使用通过图3和图4所示的制造方法形成的不恰当例子的带载基板的半导体器件的俯视图。
图6B是图6A的D-D同一剖面图。
图7A是使用通过图3和图4所示的制造方法形成的良好例子的带载基板的半导体器件的俯视图。
图7B是图7A的E-E同一剖面图。
图8是表示验证图1A所示的带载基板上的导体布线宽度与突起电极的高度的关系的试验结果的图。
图9A～9B是表示在图1A所示的带载基板上安装半导体元件来制造半导体器件的方法的工序剖面图。
图10是表示在图1A所示的带载基板上安装半导体元件来制造半导体器件的方法的工序剖面图。
图11表示已有例子的半导体器件的剖面图。
图12A表示已有例子的带载基板的一部分的俯视图。
图12B是图12A的F-F剖面图。
图13A表示已有例子的带载基板的突起电极与半导体元件的电极焊盘之间的连接部分的断线的俯视图。
图13B是图13A的G-G剖面图。
图14表示在已有的带载基板上安装半导体元件时容易施加应力的部位的俯视图。
具体实施例方式
在本发明的布线基板中，在薄膜基材上的导体布线的端部通过金属镀覆形成的突起电极，其在所述导体布线的宽度方向上的剖面的外表面在两侧部形成曲线，且在所述突起电极的所述导体布线的长度方向上的剖面为矩形形状。所述导体布线包含具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线，所述第1导体布线上的所述突起电极与所述第2导体布线上的所述突起电极的高度大致相等。
若采用上述构成的配线基板，则在安装半导体元件时，在突起电极附近的导体布线上容易发生断线的部位，设置宽度宽的导体布线而提高导体布线的强度，对抗伴随安装半导体元件时施加负荷及超声波而产生的应力，能够防止突起电极附近的导体布线的断线。进一步，通过使宽度宽的导体布线的突起电极的高度与宽度窄的导体布线的突起电极具有相等的高度，可以与连接对象的电极焊盘良好地连接。而且，通过使宽度宽的导体布线仅处于为容易断线的部位，也能够对应导电盘的窄节距化。
在上述构成的布线基板中，优选所述突起电极是通过金属镀覆形成的，当设定在通过所述金属镀覆形成所述突起电极的工序中伴随所述导体布线的宽度的改变而变化的所述突起电极的形成高度的最大值为hB，设定在所述第1导体布线上形成的所述突起电极的高度为h1，设定在所述第2导体布线上形成的所述突起电极的高度为h2时，将布线宽度W1以及布线宽度W2设定成所述突起电极的高度之差的关系满足下式|h1-h2|＜(hB-h1)、以及|h1-h2|＜(hB-h2)。
而且，优选所述第2导体布线配置在导体布线的排列的端部的位置或者孤立的位置的至少一方。所谓“孤立的位置”，是指与排列了多条导体布线的节距相比较，距离相邻的其它导体布线的距离相当长，由此与排列中的导体布线相比较，安装时施加的应力变高的位置而言。
而且，优选关于所述突起电极的导体布线宽度方向的剖面的外表面的两侧部上的曲率半径，所述第2导体布线上的所述突起电极的曲率半径比所述第1导体布线上的所述突起电极的曲率半径还大。
在本发明的布线基板的制造方法中，在薄膜基材的导体布线上形成突起电极时，形成具有横切排列的导体布线的长孔状开口部的光致抗蚀剂图形。对所述长孔状开口部中露出的所述导体布线的一部分实施金属镀覆而形成突起电极。使用设置具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线作为所述导体布线的所述薄膜基材。作为通过所述金属镀覆形成的所述突起电极的高度与所述导体布线的宽度的关系，随着所述导体布线的宽度的增大，所述突起电极的高度增大的区域A、形成比所述区域A高的所述突起电极且所述突起电极的高度达到最大值的区域B、以及形成比所述区域B低的所述突起电极且所述突起电极的高度减小的区域C顺次出现的条件的其范围内，进行通过所述金属镀覆形成所述突起电极的工序，在所述区域A的范围内设定所述第1导体布线的布线宽度W1，在所述区域C的范围内设定所述第2导体布线的布线宽度W2。
若采用上述构成的布线基板的制造方法，则布线宽度一变宽，电流密度就变高，但由于电解电镀的反应推进，导体布线周围的电镀液的离子浓度降低，从而电镀成长被抑制，可以利用这种情况容易地在布线宽度不同的导体布线上形成相同高度的突起电极。
在上述构成的布线基板的制造方法中，当在所述第1导体布线上形成的所述突起电极的高度为h1、在所述第2导体布线上形成的所述突起电极的高度为h2、在所述区域B的布线宽度的导体布线上形成的所述突起电极的高度为hB时，将布线宽度W1以及布线宽度W2设定成所述突起电极的高度之差的关系满足下式|h1-h2|＜(hB-h1)、以及|h1-h2|＜(hB-h2)。
而且，优选将布线宽度W1以及布线宽度W2设定为使得所述突起电极的高度h1与h2相等。
而且，可以设定为所述区域A的导体布线宽度W1为13～17μm、所述区域B的导体布线宽度WB为18～22μm、所述区域C的导体布线宽度W2为23～27μm。
本发明的半导体器件具有上述任一构成的布线基板、以及搭载在所述布线基板上的半导体元件，通过所述突起电极，将所述半导体元件的电极焊盘与所述导体布线连接。
本发明的半导体器件的制造方法，使用上述任一构成的布线基板，覆盖所述导体布线上的形成了突起电极的区域而形成密封树脂之后，在所述布线基板上，使半导体元件的电极焊盘与所述突起电极相对地载置半导体元件，通过与所述突起电极的接合将所述半导体元件的所述电极焊盘和所述导体布线连接。
在这种制造方法中，优选在将所述半导体元件的电极焊盘与所述突起电极连接时，使两者相互抵接按压的同时，在抵接部施加超声波。
以下，参照附图详细地说明本发明的实施方式。
图1A是表示本发明的一种实施方式的布线基板的一部分的俯视图，图1B是图1A的A-A剖面图，图1C是图1A的B-B剖面图。图2是表示相同布线基板的一部分的斜视图。
在图1及图2中，带载基板1具有绝缘性薄膜基材4、在该绝缘性薄膜基材4上排列设置的多条导体布线5a、5b、5c、5d、以及在各导体布线5a～5d上分别形成的突起电极7a、7b、7c、7d。如图1C或图2所示，导体布线5a～5d的宽度方向上的突起电极7a～7d的剖面的外表面，在两侧部形成曲线。而且，如图1B所示，导体布线5a～5d的长度方向上的突起电极7a～7d的剖面为矩形形状。另外，在以下的说明中，将导体布线5a～5d一并统称的情况下，记作导体布线5，将突起电极7a～7d统称的情况下，记作突起电极7。
本实施方式的带载基板1的特征是，相对于在两侧与其它导体布线接近配置的区域、即标准的部位上配置的导体布线5a的宽度W1，在容易受安装半导体元件时的负载或超声波的应力的影响的部位上配置的导体布线5b～5d的宽度W2形成得宽。即，在位于半导体元件搭载区域的长度方向的两端的导体布线5b、位于短边方向的导体布线5c、以及位于孤立位置的导体布线5d等的应力集中容易发生的部位上设置的导体布线，其宽度W2形成得宽。由此，抑制导体布线5b～5d上的突起电极7b～7d的附近部的断线。
进一步，对于与导体布线5a宽度不同的导体布线5b～5d上的突起电极7b～7d的高度，形成为与突起电极7a的高度相同。如后所述，在导体布线5a～5d上通过金属镀覆形成突起电极7a～7d。但是，由于金属镀覆从导体布线的表面开始各向同性地成长，所以存在与导体布线的宽度成比例，突起电极的高度变高的倾向。若突起电极的高度不同，则存在安装半导体元件时发生连接不良的危险。总之，在与高突起电极相邻的低突起电极上，在安装半导体元件时难以施加充分的负荷以及超声波。由此，低突起电极可能不到达半导体元件的电极焊盘，成为连接不稳定的状态。
于是，为了使窄的导体布线5a上的突起电极7a与半导体元件的电极焊盘之间的连接稳定，在本实施方式中，如图2所示，进行调整以使得宽度宽的导体布线5b～5d上的突起电极7b～7d、与宽度窄的导体布线5a上的突起电极7a的高度相等。由此，对于突起电极的导体布线宽度方向的剖面的外表面的两侧部上的曲率半径，布线宽度宽的导体布线5b～5d上的突起电极7b～7d的曲率半径比布线宽度窄的导体布线5a上的突起电极7a的曲率半径大。对于在宽度不同的导体布线上通过金属镀覆形成相同高度的突起电极的方法，在后面进行说明。
接着，对本发明的实施方式的带载基板1的制造方法进行说明。图3、图4是带载基板的制造工序图，图3表示前半工序、图4表示后半工序。在各图的左侧一列是各个带载基板的半导体元件搭载部的俯视图。右侧一列是各个对应于左侧一列的半导体元件搭载部的放大剖面图，并表示图3(a1)中的沿C-C线位置的剖面图。
首先，如图3(a1)、(a2)所示，预备在表面上排列形成了多条导体布线5的薄膜基材4。在此，分别沿矩形的薄膜基材4的四边配置多条导体布线5，各导体布线5的延长方向是与对应的边正交的方向。导体布线5如图1所示形成为宽度不同，但为了便于图示而全部用相同的宽度来表示。
如图3(b1)、(b2)所示，在该薄膜基材4的整个面形成光致抗蚀剂11。接着，如图3(c1)、(c2)所示，在形成在薄膜基材4上的光致抗蚀剂11的上部，与用于在多条导体布线5的电极形成区域实施电镀的曝光掩模12相对，通过这个光透射区域12a对光致抗蚀剂11进行曝光。光透射区域12a被设定为沿着多条导体布线5的排列方向横切多条导体布线5，而且包含在布线宽度方向及布线长度方向上比多条导体布线5各自的预定的电极形成区域还大的区域。在此，光透射区域12a被设定为与薄膜基材4的中央部位相对应的四方孔形状。
之后，通过进行显影，如图3(d1)、(d2)所示，在光致抗蚀剂11上形成与光透射区域12a相对应的开口部11a，并露出各导体布线5的一部分。接着，通过开口部11a对各导体布线5的露出部分实施金属镀覆形成硬质金属膜13。接着，如图3(e1)、(e2)所示，在薄膜基材4的整个面再度形成光致抗蚀剂14。
接着，如图4(a1)、(a2)所示，在形成在薄膜基材4上的光致抗蚀剂14的上部，与用于形成突起电极7的曝光掩模15相对，通过该光透射区域15a对光致抗蚀剂14进行曝光。光透射区域15a是以沿着多条导体布线5的排列方向横切多条导体布线5(以及硬质金属膜13)的方式延伸的矩形长孔连接而成的四方框形状。
之后，通过进行显影，如图4(b1)、(b2)所示，在光致抗蚀剂14上形成与光透射区域15a相对应的四方框形状的开口部14a，露出各导体布线5上的硬质金属膜13的一部分。接着，通过四方框形状的开口部14a对各导体布线5上的硬质金属膜13的露出部分通过实施金属镀覆，如图4(c1)、(c2)所示，形成突起电极7。
最后，通过除去光致抗蚀剂14，得到如图4(d1)、(d2)所示的在导体布线5上隔着硬质金属膜13形成了突起电极7的带载基板1。
另外，虽然图示已省略，但在以上的方法中，导体布线5的宽度对应于所配置的部位来如后所述地设定。根据以上述的方法，在图4(c1)、(c2)所示的工序中，通过横切多条导体布线5的长孔连接而成的开口部14a实施金属镀覆，从而能够以如图1A～1C及图2所示的那种形状形成突起电极7。这是因为在不仅导体布线5的上表面而且侧面也露出的状态下，跨越其露出面全部来形成金属镀覆层。此时，由于金属镀覆在导体布线5的上表面以及侧面成长，所以即使开口部14a在导体布线5的宽度方向错位，也能够按一定形状、尺寸地形成并满足设计的条件。这意味着在用于形成开口部14a的曝光掩模15的位置对准中不需要严密的精度，调整是容易的。
即使是开口部14a在导体布线5的长度方向上错位的情况，突起电极7也不从硬质金属膜13错位。这是因为形成为该开口部14a通过上述的光透射区域15a，露出了在布线长度方向上比电极形成区域还大的区域的硬质金属膜13。
作为用铜形成突起电极7的金属镀覆的一个例子，电镀液使用硫酸铜，以0.3～5A/dm2的条件进行电解电镀。为了以图1C所示的的剖面形状、且具有充分的厚度地形成突起电极7，电解电镀是适宜的方法。
接着，如图1及图2所示，对用于使突起电极7a与突起电极7b～7d的高度相同的方法进行说明。
如上所述，在带载基板1上的导体布线5上通过金属镀覆形成突起电极7时，由于电镀从导体布线5的表面开始各向同性地成长，所以突起电极7的高度与导体布线5的宽度成比例地变高。突起电极7通过电解电镀等方法并使用铜等形成，但其高度在使电镀电流及电镀时间一定的情况下由导体布线5的剖面面积决定。这时，由于导体布线5的厚度由种子层的厚度固定，所以通过使导体布线5的宽度不相同，导体布线5的剖面面积发生变化，电流密度变化，从而突起电极7的高度也变化。
图5A是表示对具有各不相同的宽度的导体布线通过金属镀覆形成突起电极时的、导体布线宽度与突起电极高度的关系的概念图。图5B是表示对于具有各不相同的宽度的导体布线5h、5i、5j、5k通过金属镀覆形成的突起电极7h、7i、7j、7k的高度的剖面图。图5B的突起电极7h～7k的高度用与图5A相同的参照号码标注。在图5A所示区域A中，若导体布线5的宽度变宽，则电流密度徐徐地增大，突起电极7的高度变高(7h、7i)。在区域B中突起电极7的高度达到最大(7j)。接着，如区域C所示，若导体布线5的宽度进一步变宽，则突起电极7的高度相反地变低(7k)。这是因为若导体布线5的宽度变宽则电流密度增大，但若电解电镀的反应推进，则导体布线5周围的铜离子浓度降低，从而抑制了电镀的成长。
图6A表示将位于半导体元件2的长度方向的两端的导体布线5j，形成为宽度比其它导体布线5i更宽情况下的半导体器件的俯视图。图6B表示图6A的D-D剖面图。本例相当于导体布线5i、5j的宽度分别由图5A的区域A与区域B选择的情况。与在导体布线5i上形成的突起电极7i相比较，在导体布线5j上形成的突起电极7j的高度变高。
因此，即使为了连接突起电极与电极焊盘而在施加负载的同时施加超声波，与宽度增大的导体布线5j上的高度高的突起电极7j相邻的、宽度窄的导体布线5i上的高度低的突起电极7i也不到达电极焊盘6，因此不能使其连接。或者，即使高度低的突起电极7i到达电极焊盘6，由于不充分施加安装时的负载及超声波，因而连接状态不稳定。于是，为了使与高度高的突起电极7j相邻的高度低的突起电极7i也与电极焊盘6相连接，若增大负载及超声波振幅，增大高度高的突起电极7j的变形量，则高度低的突起电极7i也能到达电极焊盘6，变为充分施加负载及超声波。但是，在宽度宽的导体布线5j上施加过度的负荷，导体布线5j断线。
与之相对，图7A是表示在半导体元件2的长度方向的两端，设置由图5A的区域C选择的宽度的导体布线5k，从而形成为比从区域A所选择的导体布线5i宽的情况下的半导体器件的俯视图。图7B表示图7A的E-E剖面图。在这种情况下，在图5A的区域A与区域C的各范围内，选择使突起电极7i、7k的高度成为相等的2种宽度的导体布线5i、5k，这样能够不使突起电极的高度不同地形成宽度窄的导体布线5i与宽度宽的导体布线5k。
而且，当在宽度窄的导体布线5i上形成的突起电极7i的高度为h1，在宽度宽的导体布线5k上形成的突起电极7k的高度为h2，在区域B的布线宽度的导体布线上形成的突起电极的高度为hB时，将导体布线5i、5k的布线宽度W1、布线宽度W2设定成突起电极的高度之差的关系满足下式|h1-h2|＜(hB-h1)、以及|h1-h2|＜(hB-h2)。
图8是验证导体布线宽度与突起电极高度的关系的试验结果。图5A的区域A选择13～17μm的导体布线宽度、区域B选择18～22μm的导体布线宽度、区域C选择23～27μm的导体布线宽度，从而能够在应用中均一地设定突起电极的高度。
这样，作为如图14所示那样的位于半导体元件搭载区域2a的长度方向的两端的导体布线5b、位于短边方向的导体布线5c、以及处于孤立位置的导体布线5d等的应力集中容易发生的部位的导体布线5b、5c、5d，选择区域C的宽度宽的导体布线的宽度，从而可以防止导体布线的突起电极附近部的断线，同时使突起电极的高度与宽度窄的导体布线上的突起电极相等，可以谋求连接的稳定化。
在以上的布线基板中，薄膜基板4通常使用聚酰亚胺。根据需要，也可以使用PET、PEI等绝缘薄膜材料。导体布线通常使用铜，在厚度为3～20μm的范围内形成。根据需要，也可以使环氧树脂类的粘接剂介于薄膜基材与导体布线之间。
另外，突起电极7形成为跨越导体布线5的预定部分。即，突起电极7如图1A所示，形成为沿宽度方向横切导体布线5从导体布线的一侧跨越到另一侧。横切的方向是相对于导体布线5的长度方向(长边方向)正交的方向，该方向是理想的。如上所述，在安装半导体元件时容易受到由负载及超声波振幅所产生的应力的影响，在存在长度方向的两端、短边、以及孤立形成的导体布线5的情况下，增大该部位的导体布线5的宽度，增大强度。在导体布线5的长度方向上的突起电极7的剖面，如图1B所示，实质上是长方形。在导体布线5的宽度方向上的突起电极7的剖面形状，如图1C所示，是与导体布线5的上表面以及两个侧面相接合的逆U形，并且是中央部比两侧变高的中间高的形状。有关突起电极7的厚度，从导体布线5的上表面至上方的厚度比从导体布线5的侧面至横方向的厚度要大。突起电极7在导体布线5的两侧与薄膜基材的表面相接。
突起电极7按如上所述的形状形成，从而在应用中以充分的强度保持在导体布线5上。首先，突起电极7不仅在导体布线5的上表面而且还在两侧面也被接合，因而相对于在横方向上施加的力的稳定性足够。
而且，突起电极7不是具有平坦的上表面而是中间高，所以与半导体元件2的电极焊盘6适宜地连接。第一，即使突起电极7与电极焊盘6的位置对准存在错位，与上表面是平坦的情况相比较，突起电极7也难以与相邻的不适当的电极焊盘6连接。第二，在使突起电极7与电极焊盘6连接时，突起电极7的凸状的上表面能够使清洁面露出在电极焊盘6的表面，从而得到良好的电连接。第三，在半导体元件2与带载基板1之间存在树脂层的状态下进行突起电极7与电极焊盘6的连接时，能够通过突起电极7的凸状的上表面容易地排除树脂层。
但是，为得到以上的效果，如上所述，不必在导体布线5的两侧与表面基材4的表面相接地形成上述突起电极7。不过，由于具有这种构造，相对于在横方向施加的力，最稳定地保持在导体布线5上。而且，导体布线5的在长度方向上的突起电极7的剖面也不必实质上呈长方形。不过这样的构造，与半导体元件2的电极焊盘6之间的连接性能变为最好，而且制造也容易。再者，突起电极7的从导体布线5的上表面至其上方的厚度也不必比从导体布线5的侧面至横方向的厚度要大。不过这样的构造，由于抑制由带载基板1的起伏等造成的导体布线5与半导体元件2之间的短路，且回避与相邻的导体布线5上的突起电极7之间的短路，是有效的。这种形状通过使用电镀的制造方法形成。在对突起电极7使用铜的情况下，对突起电极7及导体布线5进行金属镀覆，例如优选实施镀金等软质的金属镀覆。
接着，对在上述的带载基板1上安装半导体元件2来制造半导体器件的方法进行说明。
在第一种方法中，首先如图9A所示，使带载基板1与半导体元件2对准位置地相对。接着，如图9B所示，利用压焊工具16相互相向地按压，使突起电极7a、7b与电极焊盘6抵接的同时，通过压焊工具16在抵接部施加超声波，使得突起电极7a、7b与电极焊盘6相接合。此时，尽管在薄膜基材4上排列设置的导体布线5b的突起电极7b附近施加应力，但通过使容易断线的长边侧的两端或短边以及孤立形成的导体布线的宽度变宽，也能够防止导体布线的断线。而且，由于突起电极7a、7b的高度均一，所以能够实现连接的稳定化。
接着，在接合后，如图9B所示，在带载基板1与半导体元件2之间填充密封树脂3。而且，由于在突起电极7a、7b的凸状的前端部与电极焊盘6的表面层抵接的状态下振动，所以使新生面在电极焊盘6上露出的效果变得显著，被良好地接合。
在第二种方法中，如图10所示，在覆盖带载基板1的突起电极7a、7b的形成区域来涂布密封树脂3的基础上，使带载基板1与半导体元件2对准位置并相对。之后如图9B所示，利用压焊工具16相互相向地按压，使突起电极7a、7b与电极焊盘6抵接，通过压焊工具16在抵接部施加超声波，从而使突起电极7a、7b与电极焊盘6相接合。而且，在接合的同时完成密封树脂3的预固化。此时，由于突起电极7a、7b为中间高的凸状，所以密封树脂3在突起电极7a、7b的两肋被有效地排除，使得突起电极7a、7b与电极焊盘6容易地抵接。在第二种方法中，由于也在突起电极7a、7b的凸状的前端部与电极焊盘6的表面层抵接的状态下进行振动，所以使新生面在电极焊盘6上露出的效果变得显著，被良好地接合。
在实施这些制造方法时如上所述，在薄膜基材4上排列设置的导体布线5b的突起电极7b附近施加了应力，但由于容易断线的长边侧的两端或短边及孤立地形成的导体布线5的宽度形成得宽，所以能够防止导体布线5的断线，另外，由于突起电极7a、7b的高度均一，所以能够实现连接的稳定化。
权利要求
1.一种布线基板，具有薄膜基材；在所述薄膜基材上排列设置的多条导体布线；以及在所述各导体布线的端部附近通过金属镀覆形成的突起电极；其特征在于所述突起电极的在所述导体布线的宽度方向上的剖面的外表面在两侧部形成曲线，所述突起电极的在所述导体布线的长度方向上的剖面为矩形形状；所述导体布线包含具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线；所述第1导体布线上的所述突起电极与所述第2导体布线上的所述突起电极的高度大致相等。
2.如权利要求1所述的布线基板，其特征在于，所述突起电极是通过金属镀覆形成的，当在通过所述金属镀覆形成所述突起电极的工序中伴随所述导体布线的宽度的改变而变化的所述突起电极的形成高度的最大值为hB，在所述第1导体布线上形成的所述突起电极的高度为h1，在所述第2导体布线上形成的所述突起电极的高度为h2时，将布线宽度W1以及布线宽度W2设定成所述突起电极的高度之差的关系满足下式|h1-h2|＜(hB-h1)、以及|h1-h2|＜(hB-h2)。
3.如权利要求1所述的布线基板，其特征在于，所述第2导体布线配置在导体布线的排列的端部的位置或者孤立的位置中的至少一方。
4.如权利要求1所述的布线基板，其特征在于，关于所述突起电极的在导体布线宽度方向的剖面的外表面的两侧部上的曲率半径，所述第2导体布线上的所述突起电极的曲率半径比所述第1导体布线上的所述突起电极的曲率半径还大。
5.一种布线基板的制造方法，其特征在于，使用排列设置了多条导体布线的薄膜基材；在所述薄膜基材的设置了所述导体布线的面上形成光致抗蚀剂，在所述光致抗蚀剂上形成长孔状图形的开口部，该长孔状图形的开口部具有横切所述排列的导体布线并包含所述导体布线的两侧区域的形状，在所述长孔状图形中露出所述导体布线的一部分；通过所述光致抗蚀剂的长孔状图形，对露出的所述导体布线的一部分实施金属镀覆而形成突起电极；其中，使用设置了具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线作为所述导体布线的所述薄膜基材；作为通过所述金属镀覆形成的所述突起电极的高度与所述导体布线的宽度的关系，随着所述导体布线的宽度的增大，所述突起电极的高度增大的区域A、形成比所述区域A高的所述突起电极且所述突起电极的高度达到最大值的区域B、以及形成比所述区域B低的所述突起电极且所述突起电极的高度减小的区域C顺次出现的条件的范围内，进行通过所述金属镀覆形成所述突起电极的工序；在所述区域A的范围内设定所述第1导体布线的布线宽度W1，在所述区域C的范围内设定所述第2导体布线的布线宽度W2。
6.如权利要求5所述的布线基板的制造方法，其特征在于，当在所述第1导体布线上形成的所述突起电极的高度为h1、在所述第2导体布线上形成的所述突起电极的高度为h2、在所述区域B的布线宽度的导体布线上形成的所述突起电极的高度为hB时，将布线宽度W1以及布线宽度W2设定成所述突起电极的高度之差的关系满足下式|h1-h2|＜(hB-h1)、以及|h1-h2|＜(hB-h2)。
7.如权利要求6所述的布线基板的制造方法，其特征在于，将布线宽度W1以及布线宽度W2设定为使得所述突起电极的高度h1与h2相等。
8.如权利要求5所述的布线基板的制造方法，其特征在于，所述区域A的导体布线宽度W1为13～17μm、所述区域B的导体布线宽度WB为18～22μm、所述区域C的导体布线宽度W2为23～27μm。
9.一种半导体器件，其特征在于具有布线基板，具有薄膜基材、在所述薄膜基材上排列设置的多条导体布线、以及在所述各导体布线的端部附近通过金属镀覆形成的突起电极，所述突起电极的在所述导体布线的宽度方向上的剖面的外表面在两侧部形成曲线，所述突起电极的在所述导体布线的长度方向上的剖面为矩形形状，所述导体布线包含具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线，所述第1导体布线上的所述突起电极与所述第2导体布线上的所述突起电极的高度大致相等；以及半导体元件，搭载在所述布线基板上；所述半导体元件的电极焊盘与所述导体布线通过所述突起电极连接。
10.一种半导体器件的制造方法，其特征在于，使用如下布线基板，该布线基板具有薄膜基材、在所述薄膜基材上排列设置的多条导体布线、以及在所述各导体布线的端部附近通过金属镀覆形成的突起电极，所述突起电极的在所述导体布线的宽度方向上的剖面的外表面在两侧部形成曲线，所述突起电极的在所述导体布线的长度方向上的剖面为矩形形状，所述导体布线包含具有布线宽度W1的第1导体布线、以及具有比布线宽度W1宽的布线宽度W2的第2导体布线，所述第1导体布线上的所述突起电极与所述第2导体布线上的所述突起电极的高度大致相等；覆盖所述导体布线上的形成了突起电极的区域，形成密封树脂，之后；在所述布线基板上，载置半导体元件使得其电极焊盘与所述突起电极相对；以及，通过与所述突起电极的接合，将所述半导体元件的所述电极焊盘和所述导体布线连接。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在连接所述半导体元件的电极焊盘与所述突起电极时，使两者相互抵接按压的同时，在抵接部施加超声波。
全文摘要
本发明的布线基板具备薄膜基材(4)、在薄膜基材上排列设置的多条导体布线(5a、5b)、及在各导体布线的端部附近通过金属镀覆形成的突起电极(7a、7b)。突起电极的在导体布线的宽度方向上的剖面的外表面在两侧部形成曲线，突起电极的在所述导体布线的长度方向上的剖面为矩形，导体布线包含具有布线宽度W1的第1导体布线(5a)及具有比布线宽度W1宽的布线宽度W2的第2导体布线(5b)，第1导体布线上的突起电极(7a)与第2导体布线上的突起电极(7b)的高度大致相等。相对于连接薄膜基材的突起电极与半导体元件的电极焊盘时施加的应力，实用中以充分的强度保持导体布线，得到充分的连接稳定性，能应对半导体元件的窄节距化的要求。
文档编号H05K3/00GK101018453SQ20071000546
公开日2007年8月15日 申请日期2007年2月8日 优先权日2006年2月9日
发明者小坂幸广, 下石坂望, 福田敏行 申请人:松下电器产业株式会社