一种移位寄存单元、移位寄存电路、驱动方法及显示装置与流程

本发明涉及显示技术领域，尤其涉及一种移位寄存单元、移位寄存电路、驱动方法及显示装置。

背景技术：

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中,非常重要的一项技术就是集成栅极驱动电路(英文全称：gatedriveronarray，简称：goa)技术。利用goa技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用goa技术集成在阵列基板上的栅极开关电路也称为goa电路或移位寄存单元电路，该栅极开关电路中的每个移位寄存单元称为goa模块或移位寄存单元。

现有移位寄存单元电路在开机时所有的输出信号均为低电平，因此移位寄存单元内的薄膜晶体管(英文全称：thinfilmtransistor，简称：tft)的均处于不工作状态，进而导致移位寄存单元中的上拉节点和下拉节点的状态也无法确定，若此时直接使移位寄存单元的各个输出信号端按照驱动时序输入驱动信号，则可能会导致移位寄存单元输出不稳定，进而导致显示面板显示异常。

技术实现要素：

本发明的实施例提供一种移位寄存单元、移位寄存电路、驱动方法及显示装置，用于改善开机时移位寄存单元输出不稳定导致的显示面板显示异常的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种移位寄存单元，包括：输入模块、复位模块、控制模块、输出模块以及节点复位模块；

所述输入模块连接第一电平端、输入信号端以及第一节点；所述复位模块连接第二电平端、复位信号端以及所述第一节点；所述控制模块连接第一时钟信号端、输出信号端、第三电平端、所述第一节点以及第二节点；所述输出模块连接第二时钟信号端、所述第一节点、所述第二节点、所述第三电平端以及所述输出信号端；所述节点复位模块连接扫描信号端、所述输出信号端、所述第二节点以及所述第三电平端；

其中，在预复位阶段时，所述节点复位模块用于在所述扫描信号端的扫描信号的控制下将所述第三电平端的电压传输至第二节点以及将所述扫描信号在所述输出信号端输出；所述复位模块用于在复位信号端的复位信号的控制下将所述第二电平端的电压传输至所述第一节点；输入模块用于在所述输入信号端的输入信号的控制下将所述第一电平端的电压传输至所述第一节点；

在复位阶段时，所述控制模块用于在所述第一节点的电压、所述输出信号端的电压以及所述第一时钟信号端的第一时钟信号的控制下将所述第一时钟信号端的第一时钟信号传输至第二节点以及在所述第二节点的电压的控制下将所述第三电平端的电压传输至第一节点；所述输出模块用于在所述第二节点的电压的控制下将所述第三电平端的电压传输至所述信号输出端。

可选的，所述输入模块包括：第一晶体管；所述第一晶体管的第一极连接所述第一电平端，所述第一晶体管的第二极连接所述第一节点；所述第一晶体管的栅极连接所述信号输入端；

所述复位模块包括：第二晶体管；所述第二晶体管的第一极连接所述第二电平端，所述第二晶体管的第二极连接所述第一节点，所述第二晶体管的栅极连接所述复位信号端；

所述控制模块包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第一电容；所述第三晶体管的第一极连接所述第一时钟信号端，所述第三晶体管的第二极连接所述第二节点，所述第三晶体管的栅极连接所述第一时钟信号端；所述第四晶体管的第一极连接所述第一节点，所述第四晶体管的第二极连接所述第三电平端，所述第四晶体管的栅极连接所述第二节点；所述第五晶体管的第一极连接所述第一节点，所述第五晶体管的第二极连接所述第三电平端，所述第五晶体管的栅极连接所述第一节点；所述第六晶体管的第一极连接所述第二节点，所述第六晶体管的第二极连接所述第三电平端，所述第六晶体管的栅极连接所述输出信号端；所述第一电容的第一极连接所述第二节点，所述第一电容的第二极连接所述第三电平端；

所述输出模块包括：第七晶体管、第八晶体管和第二电容；所述第七晶体管的第一极连接所述输出信号端，所述第七晶体管的第二极连接所述第三电平端，所述第七晶体管的栅极连接所述第二节点；所述第八晶体管的第一极连接所述第二时钟信号端，所述第八晶体管的第二极连接所述信号输出端，所述第八晶体管的栅极连接所述第一节点；所述第二电容的第一极连接所述第一节点，所述第二电容的第二极连接所述信号输出端；

所述节点复位模块包括：第九晶体管的第十晶体管；所述第九晶体管的第一极连接所述信号输出端，所述第九晶体管的第二极连接所述扫描信号端，所述第九晶体管的栅极连接所述扫描信号端；所述第十晶体管的第一极连接所述第二节点，所述第十晶体管的第二极连接所述第三电平端，所述第十晶体管的栅极连接所述扫描信号端。

可选的，所述移位寄存单元的各个晶体管均为n型晶体管，所述第一电平为高电平，所述第二电平为低电平；

或者；

所述移位寄存单元的各个晶体管均为p型晶体管，所述第一电平为低电平，所述第二电平为高电平。

第二方面，提供一种移位寄存单元的驱动方法，所述移位寄存单元包括：输入模块、复位模块、控制模块、输出模块、与所述输入模块、所述复位模块、所述控制模块以及所述输出模块均连接的第一节点、与所述控制模块和所述输出模块连接的第二节点、以及与所述控制模块和所述输出模块连接的输出信号端；第一节点用于在输入模块的控制下通过控制所述控制模块使所述输出模块在所述输出信号端输出上拉信号；第二节点用于在控制模块的控制下使所述输出模块在所述输出信号端输出下拉信号，所述复位模块用于对第一节点和输出信号端进行复位；所述驱动方法包括：

在复位阶段，所述第二节点为第一电平，所述控制模块在所述第二节点的电压的控制下，将第二电平信号传输至第一节点和所述输出信号端；

在正常工作阶段，所述移位寄存单元正常工作。

可选的，所述移位寄存单元还包括：连接所述第二节点和所述输出信号端的节点复位模块；

在所述复位阶段之前，所述方法还包括，

在预复位阶段，在所述节点复位模块的控制下使所述第一节点和所述第二节点均为第二电平。

可选的，所述第二节点为第一电平，所述控制模块在所述第二节点的电压的控制下，将第二电平信号传输至第一节点和所述输出信号端，包括：

所述控制模块在第一节点的电压和输出信号端的电压控制下将第一电平传输至第二节点以及在所述第二节点的电压的控制下将第二电平传输至第一节点和所述信号输出端。

可选的，所述在预复位阶段，在所述节点复位模块的控制下使所述第一节点和所述第二节点均为第二电平，包括：

所述节点复位模块将第一电平传输至所述输出信号端以及将第二电平传输至所述第二节点；所述复位模块和所述输入模块将第二电平传输至所述第一节点。

可选的，所述在正常工作阶段，所述移位寄存单元正常工作，包括：

第一阶段，输入模块将第一电平传输至所述第一节点；控制模块在第一节点的电压的控制下将第二电平传输至第二节点；

第二阶段，输出模块在第一节点的电压的控制下将第一电平传输至输出信号端；

第三阶段，复位模块第二电平传输至第一节点；控制模块在第一节点的电压以及输出信号端的电压的控制下将第一电平传输至第二节点以及在所述第二节点的电压的控制下将第二电平传输至第一节点；输出模块在所述第二节点的电压的控制下将第二电平传输至所述信号输出端。

第三方面，提供一种移位寄存电路，包括m个级联的权利要求1或2所述的移位寄存单元；

其中，第1级移位寄存单元的输入信号端连接起始信号端，所述第1级移位寄存单元的输出信号端连接第2级移位寄存单元的信号输入端，所述第1级移位寄存单元的复位信号端连接第2级移位寄存单元的信号输出端；

第m级移位寄存单元的输入信号端连接第m-1级移位寄存单元的输出信号端，第m级移位寄存单元的输出信号端连接第m-1级移位寄存单元的复位信号端；

第n级移位寄存单元的输入信号端连接第n-1级移位寄存单元的信号输出端，第n级移位寄存单元的信号输出端连接第n+1级移位寄存单元的信号输入端，第n级移位寄存单元的复位信号端连接第n+1级移位寄存单元的信号输出端；

m、n为大于1的整数且m大于n。

第四方面，提供一种移位寄存电路的驱动方法，用于驱动第四方面所述的移位寄存电路，所述方法包括:

在预复位阶段，向所述移位寄存电路的第1级移位寄存单元的扫描信号输入端输入第一电平；

在复位阶段，第一时钟信号端输入第一时钟信号、第二时钟信号端输入第二时钟信号；

在正常工作阶段，所述移位寄存单元正常工作。

第五方面，提供一种显示装置，包括：第三方面所述的移位寄存电路。

本发明实施例提供的移位寄存单元包括：输入模块、复位模块、控制模块、输出模块以及节点复位模块；其中，在预复位阶段时，节点复位模块用于在扫描信号端的扫描信号的控制下将第三电平端的电压传输至第二节点以及将扫描信号在输出信号端输出；复位模块用于在复位信号端的复位信号的控制下将第二电平端的电压传输至第一节点；输入模块用于在输入信号端的输入信号的控制下将第一电平端的电压传输至第一节点；在复位阶段时，控制模块用于在第一节点的电压、输出信号端的电压以及第一时钟信号端的第一时钟信号的控制下将第一时钟信号端的第一时钟信号传输至第二节点以及在第二节点的电压的控制下将第三电平端的电压传输至第一节点；输出模块用于在第二节点的电压的控制下将第三电平端的电压传输至信号输出端；因为本发明实施例提供的移位寄存单元可以在显示器开机时通过节点复位模块、复位模块以及输入模块实现在预复位阶段以及复位阶段时对应的功能，进而对第一节点、第二节点以及信号输出端的电压进行复位，因此本发明实施例可以避免移位寄存单元在正常工作之前输出的工作信号，进而改善开机时寄存器输出不稳定导致的显示面板显示异常的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的移位寄存单元的示意性结构图之一；

图2为本发明实施例提供的移位寄存单元电路；

图3为本发明实施例提供的移位寄存单元的示意性结构图之二；

图4为本发明实施例提供的移位寄存单元的驱动方法的步骤流程图之一；

图5为本发明实施例提供的移位寄存单元的示意性结构图之三；

图6为本发明实施例提供的移位寄存单元的驱动方法的步骤流程图之二；

图7为本发明实施例提供的移位寄存单元的信号时序状态示意图；

图8为本发明实施例提供的移位寄存电路的示意性结构图；

图9为本发明实施例提供的移位寄存电路的驱动方法的步骤流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管(英文名称：thinfilmtransistor，简称：tft)或场效应管或金属-氧化物-半导体晶体管(英文名称：metal-oxide-semiconductor，简称：mos管)其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括p型开关晶体管和n型开关晶体管两种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。

还需要说明的是，为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不是在对数量和执行次序进行限定。

本发明的实施例提供一种移位寄存单元，参照图1所示，该移位寄存单元包括：输入模块11、复位模块12、控制模块13、输出模块14以及节点复位模块15。

以下参照图1所示对移位寄存单元中各个功能模块的连接关系进行详细说明。

输入模块11连接第一电平端v1、输入信号端input以及第一节点a。

复位模块12连接第二电平端v2、复位信号端reset以及第一节点a。

控制模块13连接第一时钟信号端clk1、输出信号端output、第三电平端v3、第一节点a以及第二节点b。

输出模块14连接第二时钟信号端clk2、第一节点a以及输出信号端output、第三电平端v3、第二节点b。

节点复位模块15连接扫描信号端en、输出信号端output、第二节点b以及第三电平端v3。

进一步的，以下对上述各功能模块在移位寄存单元中所起的作用进行详细说明。

在预复位阶段时，节点复位模块15用于在扫描信号端en的扫描信号的控制下将第三电平端v3的电压传输至第二节点b以及将所述扫描信号在所述输出信号端output输出；所述复位模块12用于在复位信号端reset的复位信号的控制下将第二电平端v2的电压传输至第一节点a；输入模块11用于在输入信号端input的输入信号的控制下将第一电平端v1的电压传输至第一节点a。

在复位阶段时，控制模块13用于在第一节点a的电压、输出信号端output的电压以及第一时钟信号端clk1的第一时钟信号的控制下将第一时钟信号端clk1的第一时钟信号传输至第二节点b以及在第二节点b的电压的控制下将第三电平端v3的电压传输至第一节点a；输出模块14用于在第二节点b的电压的控制下将第三电平端v3的电压传输至信号输出端output。

在复位阶段之后，本发明实施例提供的移位寄存单元还用于输出栅极驱动信号，本发明实施例进一步对移位寄存单元输出栅极驱动信号阶段时，移位寄存单元中各功能模块的作用进行详细说明。具体的，移位寄存单元输出栅极驱动信号阶段具体包括：第一时间段、第二时间段以及第三时间段。

在第一时间段时，输入单元11用于在输入信号端input的输入信号的控制下将第一电平端v1的电压传输至第一节点a；控制单元13用于在第一节点a的电压的控制下将第三电平端v3的电压传输至第二节点b。

在第二时间段时，输出单元14用于在第一节点a的电压的控制下将第二时钟信号端clk2的电压在信号输出端output输出作为栅极驱动信号。

第三时间段，复位单元13用于在复位信号端reset的复位信号的控制下将第二电平端v2的电压传输至第一节点a；控制单元13用于用于在第一节点a的电压、输出信号端output的电压以及第一时钟信号端clk1输出的第一时钟信号的控制下将第一时钟信号端clk1的第一时钟信号传输至第二节点b以及在第二节点b的电压的控制下将第三电平端v3的电压传输至第一节点a；输出单元14用于在第二节点b的电压的控制下将第三电平端v3的电压传输至信号输出端output。

本发明实施例提供的移位寄存单元包括：输入模块、复位模块、控制模块、输出模块以及节点复位模块；其中，在预复位阶段时，节点复位模块用于在扫描信号端的扫描信号的控制下将第三电平端的电压传输至第二节点以及将扫描信号在输出信号端输出；复位模块用于在复位信号端的复位信号的控制下将第二电平端的电压传输至第一节点；输入模块用于在输入信号端的输入信号的控制下将第一电平端的电压传输至第一节点；在复位阶段时，控制模块用于在第一节点的电压、输出信号端的电压以及第一时钟信号端的第一时钟信号的控制下将第一时钟信号端的第一时钟信号传输至第二节点以及在第二节点的电压的控制下将第三电平端的电压传输至第一节点；输出模块用于在第二节点的电压的控制下将第三电平端的电压传输至信号输出端；因为本发明实施例提供的移位寄存单元可以在显示器开机时通过节点复位模块、复位模块以及输入模块实现在预复位阶段以及复位阶段时对应的功能，进而对第一节点、第二节点以及信号输出端的电压进行复位，因此本发明实施例可以避免移位寄存单元在正常工作之前输出的工作信号，进而改善开机时寄存器输出不稳定导致的显示面板显示异常的问题。

进一步的，本发明实施例还提供了一种上述移位寄存单元的具体电路。具体的参照图2所示，输入模块11包括：第一晶体管t1；

第一晶体管t1的第一极连接第一电平端v1，第一晶体管t1的第二极连接第一节点a；第一晶体管t1的栅极连接信号输入端input。

复位模块12包括：第二晶体管t2；

第二晶体管t2的第一极连接第二电平端v2，第二晶体管t2的第二极连接第一节点a，第二晶体管t2的栅极连接复位信号端reset。

控制模块13包括：第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6以及第一电容c1；

第三晶体管t3的第一极连接第一时钟信号端clk1，第三晶体管t3的第二极连接第二节点b，第三晶体管t3的栅极连接第一时钟信号端clk1；

第四晶体管t4的第一极连接第一节点a，第四晶体管t4的第二极连接第三电平端v3，第四晶体管t4的栅极连接第二节点b；

第五晶体管t5的第一极连接第一节点a，第五晶体管t5的第二极连接第三电平端v3，第五晶体管t5的栅极连接第一节点a；

第六晶体管t6的第一极连接第二节点b，第六晶体管t6的第二极连接第三电平端v3，第六晶体管t6的栅极连接输出信号端output；

第一电容c1的第一极连接第二节点b，第一电容c1的第二极连接第三电平端v3。

输出模块14包括：第七晶体管t7、第八晶体管t8和第二电容c2；

第七晶体管t7的第一极连接输出信号端output，第七晶体管t7的第二极连接第三电平端v3，第七晶体管t7的栅极连接第二节点b；

第八晶体管t8的第一极连接第二时钟信号端clk2，第八晶体管t8的第二极连接信号输出端output，第八晶体管t8的栅极连接第一节点a；

第二电容c2的第一极连接第一节点a，第二电容c2的第二极连接信号输出端output。

节点复位模块15包括：第九晶体管t9的第十晶体管t10；

第九晶体管t9的第一极连接信号输出端output，第九晶体管t9的第二极连接扫描信号端en，第九晶体管t9的栅极连接扫描信号端en；

第十晶体管t10的第一极连接第二节点b，第十晶体管t10的第二极连接第三电平端v3，第十晶体管t10的栅极连接扫描信号端en。

本发明再一实施例提供一种移位寄存单元的驱动方法。参照图3所示，移位寄存单元包括：输入模块31、复位模块32、控制模块33、输出模块34、与输入模块31、复位模块32、控制模块33以及输出模块34均连接的第一节点pu、与控制模块33和输出模块34连接的第二节点pd、以及与控制模块33和输出模块34连接的输出信号端output。

其中，第一节点pu用于在输入模块31的控制下通过控制控制模块33使输出模块34在输出信号端output输出上拉信号；第二节点pd用于在控制模块33的控制下使输出模块34在输出信号端output输出下拉信号，复位模块32用于对第一节点pu和输出信号端output进行复位。

其中，上拉信号以及下拉信号用于控制通过与该移位寄存单元的输出信号端连接的晶体管的导通/截止状态。具体的，当移位寄存单元的输出信号端输出上拉信号时，通过栅线与该移位寄存单元的输出信号端连接的晶体管处于导通状态，当移位寄存单元的输出信号端输出下拉信号时，通过栅线与该移位寄存单元的输出信号端连接的晶体管处于截止状态。具体的，当通过栅线与该移位寄存单元的输出信号端连接的晶体管为n型晶体管时，上拉信号为高电平、下拉信号为低电平；当通过栅线与该移位寄存单元的输出信号端连接的晶体管为p型晶体管时，上拉信号为低电平、下拉信号为高电平。

具体的，参照图4所示，上述移位寄存单元的驱动方法包括：

s41、在复位阶段，第二节点为第一电平，控制模块在第二节点的电压的控制下，将第二电平传输至第一节点和输出信号端。

可选的，上述步骤s41的控制过程可以为：控制模块43在第一节点pu的电压以及输出信号端output的电压控制下将第一电平传输至第二节点pd以及在第二节点pd的电压的控制下将第二电平传输至第一节点pu和信号输出端output。

s42、在正常工作阶段，移位寄存单元正常工作。

可选的，上述步骤s42的控制过程可以为：

第一阶段，输入模块31将第一电平传输至第一节点pu；控制模块33在第一节点pu的电压的控制下将第二电平传输至第二节点pd。

第二阶段，输出模块34在第一节点pu的电压的控制下将第一电平传输至输出信号端output。

第三阶段，复位模块32将第二电平传输至第一节点pu；控制模块33在第一节点pu的电压以及输出信号端output的电压的控制下将第一电平传输至第二节点pd以及在第二节点pd的电压的控制下将第二电平传输至第一节点pu；输出模块34在第二节点pd的电压的控制下将第二电平传输至信号输出端output。

需要说明的是，在上述实施例中，若移位寄存单元中各个晶体管均为n型晶体管，则上述实施例中的第一电平为高电平，第二电平为低电平；若在移位寄存单元中各个晶体管均为p型晶体管，则移位寄存单元的驱动过程中需要将信号调节为相位相反为信号，即在移位寄存单元中各个晶体管均为p型晶体管时，上述实施例中的第一电平为低电平，第二电平为高电平。

本发明实施例提供的移位寄存单元的驱动方法，包括：复位阶段和正常工作阶段；其中，在复位阶段，第二节点为第一电平，控制模块在第二节点的电压的控制下，将第二电平传输至第一节点和输出信号端；在正常工作阶段，移位寄存单元正常工作，因为本发明实施例提供的移位寄存单元的驱动方法可以在以为移位寄存单元正常工作之前，使移位寄存单元的第二节点为第一电平，并控制模块在第二节点的电压的控制下，将第二电平传输至第一节点和输出信号端，即可以在开机时首先可以对第一节点和第二节点进行复位，使移位寄存单元输出非工作信号，所以本发明实施例提供的移位寄存单元的驱动方法可以避免移位寄存单元在正常工作之前输出的工作信号，进而改善开机时寄存器输出不稳定导致的显示面板显示异常的问题。

进一步的，参照图5所示，图4所示的移位寄存单元还包括：连接第二节点pd和输出信号端output的节点复位模块35。

参照图6所示，在复位阶段之前，方法还包括，

s61、在预复位阶段，在节点复位模块35的控制下使第一节点pu和第二节点pd均为第二电平。

可选的，上述在预复位阶段，在节点复位模块的控制下使第一节点和第二节点均为第二电平，具体控制过程可以为：

节点复位模块35将第一电平传输至输出信号端output以及将第二电平传输至第二节点pd；复位模块12和输入模块11将第二电平传输至第一节点pu。

进一步的以下，参照图7所示的时序状态示意图，对将图6所示的移位寄存单元驱动方法应用于图2所示的移位寄存单元时移位寄存单元的工作原理进行说明。其中，以图2所示的移位寄存单元中所有晶体管均为栅极高电平导通的n型晶体管为例进行说明；图7中示出了第一电平端v1的电压信号、第二电平端的电压信号v2、扫描信号端en的扫描信号、输入信号端input的输入信号、第一时钟信号端clk1的第一时钟信号、第二时钟信号端clk2的第二时钟信号、输出信号端output的输出信号、第一节点a的电压以及第二节点b的电压的时序状态。其中，第二电平端v2、第三电平端v3提供稳定的低电平。示例性的，第二电平端v2、第三电平端v3可以接地。如图7所示，提供三个阶段的时序状态，包括:阶段1(预复位阶段)；阶段2(复位阶段)；阶段3(正常工作阶段),其中，第三阶段3又包括：第一时间段(t31)、第二时间段(t32)以及第三时间段(t33)。

阶段1(预复位阶段)时，扫描信号端en输入高电平，因此第九晶体管t9和第十晶体管t10导通。信号输出端output通过第九晶体管t9连接扫描信号端en，因此信号输出端output输出扫描信号端en的高电平；第二节点b通过第十晶体管t10连接第三电平端v3，因此第三电平端v3将第二节点b的电压复位为低电平。此外，复位信号端reset输入高电平，输入信号端input输入高电平，因此第一晶体管t1和第二晶体管t2导通，第一节点a通过第一晶体管t1连接第一电平端、通过第二晶体管t2连接第二电平端v2，且此阶段中第一电平端v1和第二电平端v2均为低电平，因此阶段将第一节点a的电压复位为低电平。还需要说明的是，当m个移位寄存单元级联形成移位寄存电路时，上述移位寄存单元的工作原理与移位寄存电路中的第2至m-1级移位寄存单元对应。第1级移位寄存单元和第m级移位寄存单元的工作原理略有不同，其不同之处在于，在阶段1时，第1级移位寄存单元的输入信号端input输入低电平，第m级移位寄存单元的复位信号端reset输入低电平；但是，由于此阶段中第一电平端v1和第二电平端v2均为低电平,所以即使复位信号端reset或输入信号端input输入低电平，依然可以将第一节点a的电压复位为低电平，所以此阶段中也可以将第1级移位寄存单元和第m级移位寄存单元的第一节点a的电压复位为低电平。

阶段2(复位阶段)时，第一时钟信号端clk1开始输出第一时钟信号，第二时钟信号端clk2开始输出第二时钟信号。第一时钟信号、第二时钟信号的占空比均为50％，第一时钟信号和第二时钟信号相位相反。

当第一时钟信号端clk1的第一时钟信号为高电平，第二时钟信号端clk2的第二时钟信号为低电平时，第三晶体管t3导通，第二节点b通过第三晶体管t3连接第一时钟信号端clk1，第一时钟信号端clk1将第二节点b的电压拉为高电平。第二节点b为高电平，因此第四晶体管t4导通，第一节点a通过第四晶体管t4连接第三电平端v3，第三电平端v3将第一节点a的电压拉为低电平；第七晶体管t7导通，信号输出端output通过第七晶体管t7连接第三电平端v3，第三电平端v3将信号输出端output的电压拉为低电平。此外，当控制模块包括第一电容c1时，第一电容c1充电。

当第二时钟信号端clk2的第二时钟信号为高电平，第一时钟信号端clk1的第一时钟信号为低电平时，第二节点b保持高电平，第一节点a保持低电平，第八晶体管t8截止，第二时钟信号端clk2输出的第二时钟信号无法通过第八晶体管t8进入goa模块中，因此当第二时钟信号端clk2的第二时钟信号为高电平时，输出信号端output仍保持低电平。此外，当控制模块包括第一电容c1时，由于在第一时钟信号端clk1的第一时钟信号为高电平时，第一电容c1充电，且在第二时钟信号端clk2的第二时钟信号为高电平时，第一电容c1没有放电路径，因此可以更好的使第二节点b保持高电平。

由于第二阶段可以将第一节点的电压拉为低电平、将第二节点的电压拉为高电平，这样可保证信号输出端output输出稳定的低电平，因此本发明实施例提供的goa模块、goa模块的驱动方法可以改善开机时goa电路输出不稳定导致的显示面板显示异常的问题。

此外，第二阶段中包含时钟信号的周期的数量可以根据实际需求设定为任意数量，本发明实施例中对第二阶段中包含时钟信号的周期的数量不做限定。

阶段3(正常工作阶段)的第一时间段t31时，信号输入端input输出高电平、第一电平端v1输出高电平，第一晶体管t1导通，第一节点a通过第一晶体管t1连接第一电平端，第一电平端v1将第一节点a拉为高电平。同时对第二电容c2进行充电。因为第一节点a为高电平，因此第五晶体管t5以及第八晶体管t8导通，第二节点b通过第五晶体管t5连接第三电平端v3，第三电平端v3将第二节点拉为低电平；此阶段第一时钟信号端clk1的第一时钟信号为高电平、第二时钟信号端clk2的第二时钟信号为低电平，因此输出信号端输出低电平。

阶段3(正常工作阶段)的第二时间段t32时，信号输入端input输出低电平，第一晶体管t1截止，第一时钟信号端clk1的第一时钟信号为低电平，第四晶体管t4截止，第二电容c2没有放电路径，因此第二电容c2保持第一节点a为高电平。又因为第二时钟信号端clk2的第二时钟信号为高电平，因此，第二电容c2第二极的电压升高，由于电容的自举效应，第二电容c2第一极(即第一节点)的电压进一步升高，第八晶体管t8被导通的更加充分。信号输出端output通过第八晶体管t8连接第二时钟信号端，并输出第二时钟信号端clk2的高电平。

阶段3(正常工作阶段)的第三时间段t33时，复位信号端reset输入高电平，因此第二晶体管t2导通，第一节点a通过第二晶体管t2连接第二电平端v2，第一节点a被拉为低电平。第一时钟信号端clk1的第一时钟信号为高电平时，第三晶体管t3导通，第二节点b通过第三晶体管t3连接第一时钟信号端clk1，第一时钟信号端clk1将第二节点b的电压拉为高电平。由于第二节点b为高电平，因此第四晶体管t4和第七晶体管t7导通，第一节点a通过第四晶体管t4连接第三电平端v3，第一节点a的电压进一步拉低，输出信号端output通过第七晶体管t7连接第三电平端v3，输出信号端输出低电平。

其中，以第一时间段t31开始到本级移位寄存单元的输入信号端input再次输入高电平作为本级移位寄存单元的一个完整工作周期，则在上述第三时间段t33之后本级移位寄存单元的一个工作周期中还可能若干阶段，这是由移位寄存电路扫描的行数所决定的，但在第三时间段t33之后本级goa模块的输入信号端input再次输入的高电平之前，本级移位寄存单元的输出信号端output保持低电平(输出非工作信号)。

进一步的，上述实施例中的移位寄存单元中所有晶体管还可以均为低电平导通的p型晶体管，若所有晶体管均为p型晶体管，则只需要重新调整移位寄存单元各个输入信号的时序状态即可。

再进一步的，上述移位寄存单元中也可以同时采用n型晶体管和p型晶体管，此时需保证移位寄存单元中通过同一个时序信号或电压控制的晶体管需要采用相同的类型，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围，然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此移位寄存单元中采用统一类型的晶体管更有利于简化移位寄存单元的制程工艺。

此外，还需要说明的是，上述实施例中以将图6所示的移位寄存单元的驱动方法应用于图2所示移位寄存单元为例对对其工作原理进行说明，但本发明并不限定于此。在实际使用中，任一移位寄存单元只要符合上述移位寄存单元的限定条件则均可以将上述实施提供的移位寄存单元的驱动方法应用于该移位寄存单元。

本发明再一实施例提供一种移位寄存电路，参照图8所示，该移位寄存电路包括m个级联的上述实施例提供的移位寄存单元；

其中，第1级移位寄存单元的输入信号端连接起始信号端，第1级移位寄存单元的输出信号端连接第2级移位寄存单元的信号输入端，第1级移位寄存单元的复位信号端连接第2级移位寄存单元的信号输出端；

第m级移位寄存单元的输入信号端连接第m-1级移位寄存单元的输出信号端，第m级移位寄存单元的输出信号端连接第m-1级移位寄存单元的复位信号端；

第n级移位寄存单元的输入信号端连接第n-1级移位寄存单元的信号输出端，第n级移位寄存单元的信号输出端连接第n+1级移位寄存单元的信号输入端，第n级移位寄存单元的复位信号端连接第n+1级移位寄存单元的信号输出端；

m、n为大于1的整数且m大于n。

具体的，参照图8所示，第1级移位寄存单元的输入信号端连接起始信号端stv，第1级移位寄存单元的输出信号端连接第二级移位寄存单元的输入信号端以及栅线g1，第1级移位寄存单元的复位信号端连接第2级移位寄存单元的输出信号端；第n级移位寄存单元的输入信号端连接n-1级移位寄存单元的信号输出端，第n级移位寄存单元的输出信号端连接第n+1级移位寄存单元的信号输入端，第n级移位寄存单元的复位信号端连接第n+1级移位寄存单元的输出信号端，第m级移位寄存单元(最后一级移位寄存单元)的输入信号端连接第m-1级移位寄存单元的输出信号端，第m级移位寄存单元的输出信号端连接第m-1级移位寄存单元的输入信号端以及栅线gm。

此外，每一个移位寄存单元都包括一个第一时钟信号端clk1和一个第二时钟信号端clk2。参照图8所示，通过两个系统的时钟信号clock1、clock2向每个移位寄存单元连接的两个时钟信号端提供时钟信号，其中第2n-1级移位寄存单元的clk1输入clock1，第2n-1级移位寄存单元的clk2输入clock2，第2n级移位寄存单元的clk1输入clock2，第2n级移位寄存单元的clk2输入clock1。

其中，系统时钟的时序状态参照图7中第一时钟信号端clk1的第一时钟信号和第二时钟信号端clk2的第二时钟信号；其中，clock1与clock2的相位相反，clock1与clock2均为占空比为50％的时钟信号。

本发明在一实施例提供一种移位寄存电路的驱动方法，该移位寄存电路的驱动方法用于驱动图8所示的移位寄存电路，具体的，参照图9所示，方法包括:

s91、在预复位阶段，向移位寄存电路的第1级移位寄存单元的扫描信号输入端输入第一电平。

向移位寄存电路的第1级移位寄存单元的扫描信号输入端输入第一电平，则第1级移位寄存单元的节点复位单元会将第一电平传输至第1级移位寄存单元的输出信号端，第1级移位寄存单元的输出信号端再将第一电平传输至第2级移位寄存单元的信号输入端，并继续对低电平进行传递，进而使移位寄存电路中所有移位寄存单元的输出信号端均输出第一电平。

此外，移位寄存电路中每一个移位寄存单元的其他控制过程以及原理可以参照上述任一提供的移位寄存单元的驱动方法，本发明再此不再赘述。

s92、在复位阶段，第一时钟信号端输入第一时钟信号、第二时钟信号端输入第二时钟信号。

s93、在正常工作阶段，移位寄存单元正常工作。

同样，移位寄存电路中每一个移位寄存单元的其他控制过程以及原理可以参照上述任一提供的移位寄存单元的驱动方法，本发明再此不再赘述。

本发明一实施例提供一种显示装置，包括上述实施例中提供的移位寄存电路。

另外，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。